Datasheet > 8SLVP1204

8SLVP1204

更新时间： 2024-01-24 17:17:09

品牌	Logo	应用领域
艾迪悌 - IDT		/
页数	文件大小	规格书
24页	580K
描述
LVPECL Output Fanout Buffer

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

8SLVP1204 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	VFQFPN
包装说明：	HQCCN, LCC16,.12SQ,20	针数：	16
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.72
其他特性：	ALSO OPERATES AT 2.97 TO 3.63 V AND 3.135 TO 3.465 V SUPPLY	系列：	8SLVP
输入调节：	DIFFERENTIAL MUX	JESD-30 代码：	S-XQCC-N16
JESD-609代码：	e3	长度：	3 mm
逻辑集成电路类型：	LOW SKEW CLOCK DRIVER	湿度敏感等级：	3
功能数量：	1	反相输出次数：
端子数量：	16	实输出次数：	8
最高工作温度：	85 °C	最低工作温度：	-40 °C
封装主体材料：	UNSPECIFIED	封装代码：	HQCCN
封装等效代码：	LCC16,.12SQ,20	封装形状：	SQUARE
封装形式：	CHIP CARRIER, HEAT SINK/SLUG	峰值回流温度（摄氏度）：	260
电源：	2.5/3.3 V	Prop。Delay @ Nom-Sup：	0.32 ns
传播延迟（tpd）：	0.325 ns	认证状态：	Not Qualified
Same Edge Skew-Max（tskwd）：	0.03 ns	座面最大高度：	1.05 mm
子类别：	Clock Drivers	最大供电电压 (Vsup)：	2.625 V
最小供电电压 (Vsup)：	2.375 V	标称供电电压 (Vsup)：	2.5 V
表面贴装：	YES	温度等级：	INDUSTRIAL
端子面层：	MATTE TIN	端子形式：	NO LEAD
端子节距：	0.5 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	3 mm
Base Number Matches：	1

8SLVP1204 数据手册

Low Phase Noise, 2:4, 3.3V, 2.5V

LVPECL Output Fanout Buffer

8SLVP1204

DATASHEET

Description

Features

The 8SLVP1204 is a high-performance differential LVPECL fanout

buffer. The device is designed for the fanout of high-frequency, very

low additive phase-noise clock and data signals. The 8SLVP1204 is

characterized to operate from a 3.3V or 2.5V power supply.

• Four low skew, low additive jitter LVPECL output pairs

• Two selectable, differential clock input pairs

• Differential PCLKx pairs can accept the following differential input

levels: LVDS, LVPECL, CML

Guaranteed output-to-output and part-to-part skew characteristics

make the 8SLVP1204 ideal for clock distribution applications that

demand well-defined performance and repeatability. Two selectable

differential inputs and four low skew outputs are available. The

integrated bias voltage reference enables easy interfacing of

single-ended signals to the device inputs. The device is optimized for

low power consumption and low additive phase noise.

• Differential PCLKx pairs can also accept single-ended LVCMOS

levels. See Applications Information, “Wiring the Differential Input

to Accept Single-Ended Levels” (Figures 1A and 1B)

• Maximum input clock frequency: 2GHz

• LVCMOS interface levels for the control input, (input select)

• Output skew: 5ps (typical), at 3.63V

• Propagation delay: 200ps (typical), at 3.63V

• Low additive phase jitter, RMS; f_REF= 156.25MHz, V_PP= 1V,

12kHz - 20MHz: 40fs (maximum), at 3.63V

• Maximum device current consumption (I_EE): 60mA (maximum),

at 3.63V

• Full 3.3V±5%, 3.3V±10% or 2.5V±5% supply

• Lead-free (RoHS 6), 16-Lead VFQFPN packaging

• -40°C to 85°C ambient operating temperature

• Supports case temperature  105°C operations

Block Diagram

Pin Assignment

16 15 14 13

VEE

SEL

nQ1

Pulldown

nQ0

PCLK0

Pullup/Pulldown

nPCLK0

PCLK1

nPCLK1

nQ0

nQ1

f_REF

nQ2

Pulldown

PCLK1

Pullup/Pulldown

nPCLK1

nQ3

8SLVP1204

16-Lead, 3mm x 3mm VFQFPN Package

Pulldown

SEL

Voltage

Reference

V_REF

IDT8SLVP1204 SEPTEMBER 13, 2018

12 3 4 5 6 7...24

下载PDF

与8SLVP1204相关器件

型号	品牌	描述	获取价格	数据表
8SLVP1204_18	IDT	LVPECL Output Fanout Buffer	获取价格
8SLVP1204ANLGI	IDT	LVPECL Output Fanout Buffer	获取价格
8SLVP1204ANLGI8	IDT	LVPECL Output Fanout Buffer	获取价格
8SLVP1208	RENESAS	2:8,LVPECL Output Fanout Buffer	获取价格
8SLVP1212ANLGI	IDT	Low Phase Noise, 1-to-12, 3.3V, 2.5V LVPECL Output Fanout Buffer	获取价格
8SLVP1212ANLGI/W	IDT	Low Phase Noise, 1-to-12, 3.3V, 2.5V LVPECL Output Fanout Buffer	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

8SLVP1204

8SLVP1204 技术参数

8SLVP1204 数据手册

与8SLVP1204相关器件

与8SLVP1204相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

8SLVP1204

8SLVP1204 技术参数

8SLVP1204 数据手册

与8SLVP1204相关器件

与8SLVP1204相关文章

您还可以找

您在本页遇到什么问题？