Datasheet > 74LVQ373MSAX

74LVQ373MSAX

更新时间： 2024-11-18 21:04:03

品牌	Logo	应用领域
飞兆/仙童 - FAIRCHILD		驱动光电二极管逻辑集成电路
页数	文件大小	规格书
6页	102K
描述
Bus Driver, LVQ Series, 1-Func, 8-Bit, True Output, PDSO20

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LVQ373MSAX 技术参数

生命周期：	Obsolete	包装说明：	SSOP,
Reach Compliance Code：	unknown	风险等级：	5.69
系列：	LVQ	JESD-30 代码：	R-PDSO-G20
长度：	7.2 mm	逻辑集成电路类型：	BUS DRIVER
位数：	8	功能数量：	1
端口数量：	2	端子数量：	20
最高工作温度：	85 °C	最低工作温度：	-40 °C
输出特性：	3-STATE	输出极性：	TRUE
封装主体材料：	PLASTIC/EPOXY	封装代码：	SSOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, SHRINK PITCH
传播延迟（tpd）：	18 ns	认证状态：	Not Qualified
座面最大高度：	2.05 mm	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	2 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	温度等级：	INDUSTRIAL
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	宽度：	5.3 mm
Base Number Matches：	1

74LVQ373MSAX 数据手册

May 1998

74LVQ373

Low Voltage Octal Transparent Latch with 3-STATE

Outputs

General Description

Features

n Ideal for low power/low noise 3.3V applications

n Implements patented EMI reduction circuitry

The LVQ373 consists of eight latches with 3-STATE outputs

for bus organized system applications. The latches appear

transparent to the data when Latch Enable (LE) is HIGH.

When LE is low, the data satisfying the input timing require-

ments is latched. Data appears on the bus when the Output

Enable (OE) is LOW. When OE is HIGH, the bus output is in

the high impedance state.

n Available in SOIC JEDEC, SOIC EIAJ and QSOP

packages

n Guaranteed simultaneous switching noise level and

dynamic threshold performance

n Improved latch-up immunity

n Guaranteed incident wave switching into 75Ω

n 4 kV minimum ESD immunity

Ordering Code:

Order Number

74LVQ373SC

74LVQ373SJ

Package Number

M20B

Package Description

20-Lead (0.300" Wide) Molded Small Outline Package, SOIC JEDEC

20-Lead Molded Shrink Small Outline Package, SOIC EIAJ

20-Lead (0.150" Wide) Molded Shrink Small Outline Package, SSOP JEDEC

M20D

74LVQ373QSC

MQA20

Devices also available in Tape and Reel. Specify by appending suffix letter “X” to the ordering code.

Logic Symbol

Connection Diagram

Pin Assignment for

SOIC and QSOP

DS011359-1

IEEE/IEC

DS011359-3

Pin Descriptions

Description

Names

D₀–D₇

Data Inputs

Latch Enable Input

DS011359-2

Output Enable Input

3-STATE Latch Outputs

O₀–O₇

DS011359

www.fairchildsemi.com

12 3 4 5 6

中文翻译

下载PDF

与74LVQ373MSAX相关器件

型号	品牌	获取价格	描述	数据表
74LVQ373MTR	STMICROELECTRONICS	获取价格	LOW VOLTAGE CMOS OCTAL D-TYPE LATCH WITH 3 STATE OUTPUTS NON INVERTING
74LVQ373QSC	FAIRCHILD	获取价格	Low Voltage Octal Transparent Latch with 3-STATE Outputs
74LVQ373QSCX	FAIRCHILD	获取价格	Low Voltage Octal Transparent Latch with 3-STATE Outputs
74LVQ373SC	FAIRCHILD	获取价格	Low Voltage Octal Transparent Latch with 3-STATE Outputs
74LVQ373SCX	FAIRCHILD	获取价格	Low Voltage Octal Transparent Latch with 3-STATE Outputs
74LVQ373SJ	FAIRCHILD	获取价格	Low Voltage Octal Transparent Latch with 3-STATE Outputs
74LVQ373SJX	FAIRCHILD	获取价格	Low Voltage Octal Transparent Latch with 3-STATE Outputs
74LVQ373T	STMICROELECTRONICS	获取价格	OCTAL D-TYPE LATCH WITH 3 STATE OUTPUTS NON INVERTING
74LVQ373TTR	STMICROELECTRONICS	获取价格	LOW VOLTAGE CMOS OCTAL D-TYPE LATCH WITH 3 STATE OUTPUTS NON INVERTING
74LVQ374	FAIRCHILD	获取价格	Low Voltage Octal D-Type Flip-Flop with 3-STATE Outputs

与74LVQ373MSAX相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

17
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

12
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

42
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

37

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVQ373MSAX

74LVQ373MSAX 技术参数

74LVQ373MSAX 数据手册

与74LVQ373MSAX相关器件

与74LVQ373MSAX相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVQ373MSAX

74LVQ373MSAX 技术参数

74LVQ373MSAX 数据手册

与74LVQ373MSAX相关器件

与74LVQ373MSAX相关文章

您还可以找

您在本页遇到什么问题？