Datasheet > 74LVC2G126DP,125

74LVC2G126DP,125

更新时间： 2024-02-28 20:25:44

品牌	Logo	应用领域
恩智浦 - NXP		/
页数	文件大小	规格书
22页	284K
描述
74LVC2G126 - Dual bus buffer/line driver; 3-state TSSOP 8-Pin

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LVC2G126DP,125 技术参数

Source Url Status Check Date：	2013-06-14 00:00:00	是否Rohs认证：	符合
生命周期：	Transferred	零件包装代码：	TSSOP
包装说明：	3 MM, PLASTIC, SOT505-2, TSSOP-8	针数：	8
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	7.93	控制类型：	ENABLE HIGH
系列：	LVC/LCX/Z	JESD-30 代码：	S-PDSO-G8
JESD-609代码：	e4	长度：	3 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	BUS DRIVER
最大I（ol）：	0.024 A	湿度敏感等级：	1
位数：	1	功能数量：	2
端口数量：	2	端子数量：	8
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出特性：	3-STATE	输出极性：	TRUE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP8,.16	封装形状：	SQUARE
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	包装方法：	TAPE AND REEL
电源：	3.3 V	Prop。Delay @ Nom-Sup：	5.4 ns
传播延迟（tpd）：	12.3 ns	认证状态：	Not Qualified
座面最大高度：	1.1 mm	子类别：	Bus Driver/Transceivers
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	1.65 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
宽度：	3 mm	Base Number Matches：	1

74LVC2G126DP,125 数据手册

74LVC2G126

Dual bus buffer/line driver; 3-state

Rev. 12 — 8 April 2013

Product data sheet

1. General description

The 74LVC2G126 is a dual non-inverting buffer/line driver with 3-state outputs. Each

3-state output is controlled by an output enable input (pin nOE). A LOW-level at pin nOE

causes the output to assume a high-impedance OFF-state. Schmitt trigger action at all

inputs makes the circuit highly tolerant of slower input rise and fall times.

Inputs can be driven from either 3.3 V or 5 V devices. This feature allows the use of the

74LVC2G126 as a translator in a mixed 3.3 V and 5 V environment.

It is fully specified for partial power-down applications using I_OFF. The I_OFFcircuitry

disables the output, preventing a damaging backflow current through the device when it is

powered down.

2. Features and benefits

 Wide supply voltage range from 1.65 V to 5.5 V

 5 V tolerant input/output for interfacing with 5 V logic

 High noise immunity

 Complies with JEDEC standard:

 JESD8-7 (1.65 V to 1.95 V)

 JESD8-5 (2.3 V to 2.7 V)

 JESD8-B/JESD36 (2.7 V to 3.6 V)

 ESD protection:

 HBM JESD22-A114F exceeds 2000 V

 MM JESD22-A115-A exceeds 200 V

 24 mA output drive (V_CC= 3.0 V)

 CMOS low power consumption

 Latch-up performance exceeds 250 mA

 Direct interface with TTL levels

 Inputs accept voltages up to 5 V

 Multiple package options

 Specified from 40 C to +85 C and 40 C to +125 C

12 3 4 5 6 7...22

中文翻译

下载PDF

与74LVC2G126DP,125相关器件

型号	品牌	获取价格	描述	数据表
74LVC2G126DP/G	NXP	获取价格	74LVC2G126DP/G
74LVC2G126DP-Q100	NXP	获取价格	LVC/LCX/Z SERIES, DUAL 1-BIT DRIVER, TRUE OUTPUT, PDSO8
74LVC2G126DP-Q100	NEXPERIA	获取价格	Bus buffer/line driver; 3-state
74LVC2G126GD	NXP	获取价格	Dual bus buffer/line driver; 3-state
74LVC2G126GD-G	NXP	获取价格	IC,BUFFER/DRIVER,SINGLE,2-BIT,LCX/LVC-CMOS,LLCC,8PIN,PLASTIC
74LVC2G126GF	NXP	获取价格	Dual bus buffer/line driver; 3-state
74LVC2G126GM	NXP	获取价格	Dual bus buffer/line driver; 3-state
74LVC2G126GM	PHILIPS	获取价格	Bus Driver, 1-Func, 2-Bit, True Output, CMOS, PDSO8
74LVC2G126GM-G	NXP	获取价格	暂无描述
74LVC2G126GN	NXP	获取价格	Dual bus buffer/line driver; 3-state

与74LVC2G126DP,125相关文章

MBRS340T3G手册解读：参数说明、产品特性及应用
2024-06-28

6
PMOS管背靠背连接：串联还是并联？
2024-06-28

7
高压电解电容的分类与选型策略
2024-06-28

8
数码管：基本概念、分类、技术发展及市场趋势
2024-06-27

14

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC2G126DP,125

74LVC2G126DP,125 技术参数

74LVC2G126DP,125 数据手册

与74LVC2G126DP,125相关器件

与74LVC2G126DP,125相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC2G126DP,125

74LVC2G126DP,125 技术参数

74LVC2G126DP,125 数据手册

与74LVC2G126DP,125相关器件

与74LVC2G126DP,125相关文章

您还可以找

您在本页遇到什么问题？