Datasheet > 74LVC2G126GT

74LVC2G126GT

更新时间： 2023-09-03 20:27:02

品牌	Logo	应用领域
安世 - NEXPERIA		/
页数	文件大小	规格书
17页	265K
描述
Dual bus buffer/line driver; 3-stateProduction

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LVC2G126GT 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	VSON,	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.24
系列：	LVC/LCX/Z	JESD-30 代码：	R-PDSO-N8
JESD-609代码：	e3	长度：	1.95 mm
逻辑集成电路类型：	BUS DRIVER	湿度敏感等级：	1
位数：	1	功能数量：	2
端口数量：	2	端子数量：	8
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出特性：	3-STATE	输出极性：	TRUE
封装主体材料：	PLASTIC/EPOXY	封装代码：	VSON
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, VERY THIN PROFILE
峰值回流温度（摄氏度）：	260	传播延迟（tpd）：	12.3 ns
认证状态：	Not Qualified	座面最大高度：	0.5 mm
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	1.65 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	Tin (Sn)	端子形式：	NO LEAD
端子节距：	0.5 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	宽度：	1 mm
Base Number Matches：	1

74LVC2G126GT 数据手册

74LVC2G126

Dual bus buffer/line driver; 3-state

Rev. 15 — 28 April 2020

Product data sheet

1. General description

The 74LVC2G126 is a dual buffer/line driver with 3-state outputs controlled by the output enable

inputs (nOE). Inputs can be driven from either 3.3 V or 5 V devices. This feature allows the use of

these devices as translators in mixed 3.3 V and 5 V environments.

Schmitt-trigger action at all inputs makes the circuit tolerant of slower input rise and fall times.

This device is fully specified for partial power down applications using I_OFF. The I_OFFcircuitry

disables the output, preventing the potentially damaging backflow current through the device when

it is powered down.

2. Features and benefits

•

Wide supply voltage range from 1.65 V to 5.5 V

•

Overvoltage tolerant inputs to 5.5 V

High noise immunity

Complies with JEDEC standard:

•

JESD8-7 (1.65 V to 1.95 V)

JESD8-5 (2.3 V to 2.7 V)

JESD8-B/JESD36 (2.7 V to 3.6 V)

•

ESD protection:

•

HBM JESD22-A114F exceeds 2000 V

MM JESD22-A115-A exceeds 200 V

•

±24 mA output drive (V_CC= 3.0 V)

CMOS low power consumption

I_OFFcircuitry provides partial Power-down mode operation

Latch-up performance exceeds 250 mA

Direct interface with TTL levels

Multiple package options

Specified from -40 °C to +85 °C and -40 °C to +125 °C

12 3 4 5 6 7...17

中文翻译

下载PDF

与74LVC2G126GT相关器件

型号	品牌	获取价格	描述	数据表
74LVC2G126GT,115	NXP	获取价格	74LVC2G126 - Dual bus buffer/line driver; 3-state SON 8-Pin
74LVC2G126GT/S500	NXP	获取价格	Bus Driver, LVC/LCX/Z Series, 2-Func, 1-Bit, True Output, CMOS, PDSO8
74LVC2G126GT-G	NXP	获取价格	LVC/LCX/Z SERIES, DUAL 1-BIT DRIVER, TRUE OUTPUT, PDSO8, 1 X 1.95 MM, 0.50 MM HEIGHT, PLAS
74LVC2G126HD4-7	DIODES	获取价格	Bus Driver, LVC/LCX/Z Series, 2-Func, 1-Bit, True Output, CMOS, PDSO8, X2-DFN2010-8
74LVC2G126-Q100	NEXPERIA	获取价格	Bus buffer/line driver; 3-state
74LVC2G132DCTRG4	TI	获取价格	具有施密特触发输入的 2 通道、2 输入、1.65V 至 5.5V 与非门 \| DCT \|
74LVC2G132DCURE4	TI	获取价格	DUAL 2-INPUT NAND GATE WITH SCHMITT-TRIGGER INPUTS
74LVC2G132DCURG4	TI	获取价格	具有施密特触发输入的 2 通道、2 输入、1.65V 至 5.5V 与非门 \| DCU \|
74LVC2G132DCUTE4	TI	获取价格	DUAL 2-INPUT NAND GATE WITH SCHMITT-TRIGGER INPUTS
74LVC2G132DCUTG4	TI	获取价格	具有施密特触发输入的 2 通道、2 输入、1.65V 至 5.5V 与非门 \| DCU \|

与74LVC2G126GT相关文章

MBRS340T3G手册解读：参数说明、产品特性及应用
2024-06-28

7
PMOS管背靠背连接：串联还是并联？
2024-06-28

7
高压电解电容的分类与选型策略
2024-06-28

8
数码管：基本概念、分类、技术发展及市场趋势
2024-06-27

14

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC2G126GT

74LVC2G126GT 技术参数

74LVC2G126GT 数据手册

与74LVC2G126GT相关器件

与74LVC2G126GT相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC2G126GT

74LVC2G126GT 技术参数

74LVC2G126GT 数据手册

与74LVC2G126GT相关器件

与74LVC2G126GT相关文章

您还可以找

您在本页遇到什么问题？