5秒后页面跳转
捷配首页

Datasheet > 74LVC1G57GV
74LVC1G57GV PDF预览

74LVC1G57GV

更新时间： 2024-11-19 11:13:03
品牌 Logo 应用领域
安世 - NEXPERIA 光电二极管逻辑集成电路
页数 文件大小 规格书
18页 264K
描述
Low-power configurable multiple function gateProduction

阅读下载

中文翻译

获取价格

74LVC1G57GV 技术参数

是否Rohs认证： 符合生命周期：Active
包装说明：SC-74, 6 PINReach Compliance Code：compliant
HTS代码：8542.39.00.01风险等级：5.14
Is Samacsys：N系列：LVC/LCX/Z
JESD-30 代码：R-PDSO-G6JESD-609代码：e3
长度：2.9 mm逻辑集成电路类型：LOGIC CIRCUIT
湿度敏感等级：1功能数量：1
端子数量：6最高工作温度：125 °C
最低工作温度：-40 °C封装主体材料：PLASTIC/EPOXY
封装代码：TSSOP封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH峰值回流温度（摄氏度）：260
认证状态：Not Qualified座面最大高度：1.1 mm
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：1.65 V
标称供电电压 (Vsup)：1.8 V表面贴装：YES
技术：CMOS温度等级：AUTOMOTIVE
端子面层：Tin (Sn)端子形式：GULL WING
端子节距：0.95 mm端子位置：DUAL
处于峰值回流温度下的最长时间：30宽度：1.5 mm
Base Number Matches：1

74LVC1G57GV 数据手册

 浏览型号74LVC1G57GV的Datasheet PDF文件第2页浏览型号74LVC1G57GV的Datasheet PDF文件第3页浏览型号74LVC1G57GV的Datasheet PDF文件第4页浏览型号74LVC1G57GV的Datasheet PDF文件第5页浏览型号74LVC1G57GV的Datasheet PDF文件第6页浏览型号74LVC1G57GV的Datasheet PDF文件第7页 
74LVC1G57  
Low-power configurable multiple function gate  
Rev. 10 — 1 February 2022  
Product data sheet  
1. General description  
The 74LVC1G57 is a configurable multiple function gate with Schmitt-trigger inputs. The device  
can be configured as any of the following logic functions AND, OR, NAND, NOR, XNOR, inverter  
and buffer; using the 3-bit input. All inputs can be connected directly to VCC or GND. Inputs can be  
driven from either 3.3 V or 5 V devices. This feature allows the use of these devices as translators  
in mixed 3.3 V and 5 V environments.  
This device is fully specified for partial power down applications using IOFF. The IOFF circuitry  
disables the output, preventing the potentially damaging backflow current through the device when  
it is powered down.  
2. Features and benefits  
•
Wide supply voltage range from 1.65 V to 5.5 V  
•
•
•
•
•
•
•
•
Overvoltage tolerant inputs to 5.5 V  
High noise immunity  
±24 mA output drive (VCC = 3.0 V)  
CMOS low power dissipation  
Latch-up performance exceeds 250 mA  
Direct interface with TTL levels  
IOFF circuitry provides partial Power-down mode operation  
Complies with JEDEC standard:  
•
•
•
JESD8-7 (1.65 V to 1.95 V)  
JESD8-5 (2.3 V to 2.7 V)  
JESD8B/JESD36 (2.7 V to 3.6 V).  
•
ESD protection:  
•
•
HBM JESD22-A114F exceeds 2000 V  
MM JESD22-A115-A exceeds 200 V  
•
•
Multiple package options  
Specified from -40 °C to +85 °C and -40 °C to +125 °C.  
 
 
1234567...18

中文翻译

下载PDF

与74LVC1G57GV相关器件

型号 品牌 获取价格 描述 数据表
74LVC1G57GV,125 NXP

获取价格

 		74LVC1G57 - Low-power configurable multiple function gate TSOP 6-Pin
74LVC1G57GV-Q100 NXP

获取价格

 		IC SPECIALTY LOGIC CIRCUIT, Logic IC:Other
74LVC1G57GV-Q100 NEXPERIA

获取价格

 		Low-power configurable multiple function gate
74LVC1G57GW NXP

获取价格

 		Low-power configurable multiple function gate
74LVC1G57GW NEXPERIA

获取价格

 		Low-power configurable multiple function gateProduction
74LVC1G57GW,125 NXP

获取价格

 		暂无描述
74LVC1G57GW,132 NXP

获取价格

 		Logic Circuit, CMOS, PDSO6
74LVC1G57GW-Q100 NEXPERIA

获取价格

 		Low-power configurable multiple function gate
74LVC1G57-Q100 NEXPERIA

获取价格

 		Low-power configurable multiple function gate
74LVC1G57W6 DIODES

获取价格

 		CONFIGURABLE MULTIPLE-FUNCTION GATE

与74LVC1G57GV相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证