Datasheet > 74LVC1G00GV-Q100

74LVC1G00GV-Q100

更新时间： 2024-09-16 02:56:59

品牌	Logo	应用领域
安世 - NEXPERIA		光电二极管逻辑集成电路
页数	文件大小	规格书
11页	203K
描述
Single 2-input NAND gate

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LVC1G00GV-Q100 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	TSSOP,	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.57
系列：	LVC/LCX/Z	JESD-30 代码：	R-PDSO-G5
长度：	2.9 mm	逻辑集成电路类型：	NAND GATE
湿度敏感等级：	1	功能数量：	1
输入次数：	2	端子数量：	5
最高工作温度：	125 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：	260	传播延迟（tpd）：	10.5 ns
筛选级别：	AEC-Q100	座面最大高度：	1.1 mm
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	1.65 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	Pure Tin (Sn)	端子形式：	GULL WING
端子节距：	0.95 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	宽度：	1.5 mm
Base Number Matches：	1

74LVC1G00GV-Q100 数据手册

74LVC1G00-Q100

Single 2-input NAND gate

Rev. 3 — 7 February 2019

Product data sheet

1. General description

The 74LVC1G00-Q100 provides the single 2-input NAND function.

Input can be driven from either 3.3 V or 5 V devices. These features allow the use of these devices

in a mixed 3.3 V and 5 V environment.

Schmitt trigger action at all inputs makes the circuit tolerant for slower input rise and fall time.

This device is fully specified for partial power-down applications using I_OFF. The I_OFFcircuitry

disables the output, preventing the damaging backflow current through the device when it is

powered down.

This product has been qualified to the Automotive Electronics Council (AEC) standard Q100

(Grade 1) and is suitable for use in automotive applications.

2. Features and benefits

•

Automotive product qualification in accordance with AEC-Q100 (Grade 1)

Specified from -40 °C to +85 °C and from -40 °C to +125 °C

•

Wide supply voltage range from 1.65 V to 5.5 V

High noise immunity

Complies with JEDEC standard:

•

JESD8-7 (1.65 V to 1.95 V)

JESD8-5 (2.3 V to 2.7 V)

JESD8-B/JESD36 (2.7 V to 3.6 V)

•

±24 mA output drive (V_CC= 3.0 V)

CMOS low power consumption

Latch-up performance exceeds 250 mA

Direct interface with TTL levels

Inputs accept voltages up to 5 V

ESD protection:

•

MIL-STD-883, method 3015 exceeds 2000 V

HBM JESD22-A114F exceeds 2000 V

MM JESD22-A115-A exceeds 200 V (C = 200 pF, R = 0 Ω)

3. Ordering information

Table 1. Ordering information

Type number

Package

Temperature range

Name

Description

Version

74LVC1G00GW-Q100 -40 °C to +125 °C

TSSOP5

plastic thin shrink small outline package;

5 leads; body width 1.25 mm

SOT353-1

74LVC1G00GV-Q100 -40 °C to +125 °C

SC-74A

plastic surface-mounted package; 5 leads

SOT753

12 3 4 5 6 7...11

中文翻译

下载PDF

与74LVC1G00GV-Q100相关器件

型号	品牌	获取价格	描述	数据表
74LVC1G00GV-Q100,125	NXP	获取价格	NAND Gate, LVC/LCX/Z Series, 1-Func, 2-Input, CMOS, PDSO5
74LVC1G00GV-Q100H	NXP	获取价格	74LVC1G00-Q100 - Single 2-input NAND gate TSOP 5-Pin
74LVC1G00GW	NXP	获取价格	Single 2-input NAND gate
74LVC1G00GW	NEXPERIA	获取价格	Single 2-input NAND gateProduction
74LVC1G00GW,125	NXP	获取价格	74LVC1G00 - Single 2-input NAND-gate TSSOP 5-Pin
74LVC1G00GW,132	NXP	获取价格	NAND Gate, LVC/LCX/Z Series, 1-Func, 2-Input, CMOS, PDSO5
74LVC1G00GW,165	NXP	获取价格	74LVC1G00 - Single 2-input NAND-gate TSSOP 5-Pin
74LVC1G00GW-Q100	NEXPERIA	获取价格	Single 2-input NAND gate
74LVC1G00GW-Q100,125	NXP	获取价格	NAND Gate, LVC/LCX/Z Series, 1-Func, 2-Input, CMOS, PDSO5
74LVC1G00GX	NEXPERIA	获取价格	Single 2-input NAND gateProduction

与74LVC1G00GV-Q100相关文章

摩尔斯微电子在美国约书亚树国家公园测试 Wi-Fi HaLow
2024-09-18

6
贸泽上架Tallysman TW5386智能GNSS天线
2024-09-18

6
SL74HC10N：高性能三输入与非门解析
2024-09-03

84
AIC1781A 电池充电控制器深度解析
2024-09-03

78

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC1G00GV-Q100

74LVC1G00GV-Q100 技术参数

74LVC1G00GV-Q100 数据手册

与74LVC1G00GV-Q100相关器件

与74LVC1G00GV-Q100相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC1G00GV-Q100

74LVC1G00GV-Q100 技术参数

74LVC1G00GV-Q100 数据手册

与74LVC1G00GV-Q100相关器件

与74LVC1G00GV-Q100相关文章

您还可以找

您在本页遇到什么问题？