Datasheet > 74LVC163DB,112

74LVC163DB,112

更新时间： 2024-09-16 15:26:39

品牌	Logo	应用领域
恩智浦 - NXP		/
页数	文件大小	规格书
20页	156K
描述
74LVC163 - Presettable synchronous 4-bit binary counter; synchronous reset SSOP1 16-Pin

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LVC163DB,112 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
零件包装代码：	SSOP1	包装说明：	5.30 MM, PLASTIC, MO-150, SOT-338-1, SSOP-16
针数：	16	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.2
其他特性：	TCO OUTPUT	计数方向：	UP
系列：	LVC/LCX/Z	JESD-30 代码：	R-PDSO-G16
JESD-609代码：	e4	长度：	6.2 mm
负载电容（CL）：	50 pF	负载/预设输入：	YES
逻辑集成电路类型：	BINARY COUNTER	最大频率@ Nom-Sup：	120000000 Hz
最大I（ol）：	0.024 A	工作模式：	SYNCHRONOUS
湿度敏感等级：	1	位数：	4
功能数量：	1	端子数量：	16
最高工作温度：	125 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	SSOP
封装等效代码：	SSOP16,.3	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, SHRINK PITCH	包装方法：	TUBE
峰值回流温度（摄氏度）：	260	电源：	3.3 V
传播延迟（tpd）：	9.5 ns	认证状态：	Not Qualified
座面最大高度：	2 mm	子类别：	Counters
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	1.2 V
标称供电电压 (Vsup)：	2.7 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	NICKEL PALLADIUM GOLD	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	触发器类型：	POSITIVE EDGE
宽度：	5.3 mm	最小 fmax：	150 MHz
Base Number Matches：	1

74LVC163DB,112 数据手册

74LVC163

Presettable synchronous 4-bit binary counter; synchronous

reset

Rev. 6 — 20 November 2012

Product data sheet

1. General description

The 74LVC163 is a synchronous presettable binary counter which features an internal

look-ahead carry and can be used for high-speed counting. Synchronous operation is

provided by having all flip-flops clocked simultaneously on the positive-going edge of the

clock (pin CP). The outputs (pins Q0 to Q3) of the counters may be preset to a HIGH-level

or LOW-level. A LOW-level at the parallel enable input (pin PE) disables the counting

action and causes the data at the data inputs (pins D0 to D3) to be loaded into the counter

on the positive-going edge of the clock (provided that the set-up and hold time

requirements for PE are met). Preset takes place regardless of the levels at count enable

inputs (pin CEP and CET). A LOW-level at the master reset input (pin MR) sets all four

outputs of the flip-flops (pins Q0 to Q3) to LOW-level after the next positive-going

transition on the clock input (pin CP) (provided that the set-up and hold time requirements

for PE are met). This action occurs regardless of the levels at input pins PE, CET and

CEP. This synchronous reset feature enables the designer to modify the maximum count

with only one external NAND gate.

The look-ahead carry simplifies serial cascading of the counters. Both count enable inputs

(pin CEP and CET) must be HIGH in count. The CET input is fed forward to enable the

terminal count output (pin TC). The TC output thus enabled will produce a HIGH output

pulse of a duration approximately equal to a HIGH-level output of Q0. This pulse can be

used to enable the next cascaded stage.

The maximum clock frequency for the cascaded counters is determined by t_PHL

(propagation delay CP to TC) and t_su(set-up time CEP to CP) according to the formula:

f_max

-----------------------------------

_PHLmax+ t_su

2. Features and benefits

 Wide supply voltage range from 1.2 V to 3.6 V

 Inputs accept voltages up to 5.5 V

 CMOS low power consumption

 Direct interface with TTL levels

 Synchronous reset

 Synchronous counting and loading

 Two count enable inputs for n-bit cascading

 Positive edge-triggered clock

 Complies with JEDEC standard:

 JESD8-7A (1.65 V to 1.95 V)

 JESD8-5A (2.3 V to 2.7 V)

12 3 4 5 6 7...20

中文翻译

下载PDF

与74LVC163DB,112相关器件

型号	品牌	获取价格	描述	数据表
74LVC163DB,118	NXP	获取价格	74LVC163 - Presettable synchronous 4-bit binary counter; synchronous reset SSOP1 16-Pin
74LVC163DB-T	ETC	获取价格	Synchronous Up Counter
74LVC163D-T	ETC	获取价格	Synchronous Up Counter
74LVC163PW	NXP	获取价格	Presettable synchronous 4-bit binary counter; synchronous reset
74LVC163PW	NEXPERIA	获取价格	Presettable synchronous 4-bit binary counter; synchronous resetProduction
74LVC163PW,112	NXP	获取价格	74LVC163 - Presettable synchronous 4-bit binary counter; synchronous reset TSSOP 16-Pin
74LVC163PWDH	NXP	获取价格	Presettable synchronous 4-bit binary counter; synchronous reset
74LVC163PWDH-T	NXP	获取价格	IC LVC/LCX/Z SERIES, SYN POSITIVE EDGE TRIGGERED 4-BIT UP BINARY COUNTER, PDSO16, Counter
74LVC163PW-T	NXP	获取价格	IC LVC/LCX/Z SERIES, SYN POSITIVE EDGE TRIGGERED 4-BIT UP BINARY COUNTER, PDSO16, 4.40 MM,
74LVC16540ADGG	NXP	获取价格	IC LVC/LCX/Z SERIES, DUAL 8-BIT DRIVER, INVERTED OUTPUT, PDSO48, Bus Driver/Transceiver

与74LVC163DB,112相关文章

摩尔斯微电子在美国约书亚树国家公园测试 Wi-Fi HaLow
2024-09-18

6
贸泽上架Tallysman TW5386智能GNSS天线
2024-09-18

6
SL74HC10N：高性能三输入与非门解析
2024-09-03

88
AIC1781A 电池充电控制器深度解析
2024-09-03

79

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC163DB,112

74LVC163DB,112 技术参数

74LVC163DB,112 数据手册

与74LVC163DB,112相关器件

与74LVC163DB,112相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC163DB,112

74LVC163DB,112 技术参数

74LVC163DB,112 数据手册

与74LVC163DB,112相关器件

与74LVC163DB,112相关文章

您还可以找

您在本页遇到什么问题？