5秒后页面跳转
捷配首页

Datasheet > 74LTV543MSA
74LTV543MSA PDF预览

74LTV543MSA

更新时间： 2024-11-21 19:42:55
品牌 Logo 应用领域
德州仪器 - TI 信息通信管理光电二极管输出元件逻辑集成电路
页数 文件大小 规格书
2页 64K
描述
LVT SERIES, 8-BIT REGISTERED TRANSCEIVER, TRUE OUTPUT, PDSO24, SSOP-24

阅读下载

中文翻译

获取价格

74LTV543MSA 技术参数

生命周期：Obsolete包装说明：SSOP,
Reach Compliance Code：unknown风险等级：5.84
系列：LVTJESD-30 代码：R-PDSO-G24
长度：8.2 mm逻辑集成电路类型：REGISTERED BUS TRANSCEIVER
位数：8功能数量：1
端口数量：2端子数量：24
输出特性：3-STATE输出极性：TRUE
封装主体材料：PLASTIC/EPOXY封装代码：SSOP
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, SHRINK PITCH
认证状态：Not Qualified座面最大高度：2.05 mm
表面贴装：YES技术：BICMOS
端子形式：GULL WING端子节距：0.65 mm
端子位置：DUAL宽度：5.3 mm
Base Number Matches：1

74LTV543MSA 数据手册

 浏览型号74LTV543MSA的Datasheet PDF文件第2页 
ADVANCE INFORMATION  
February 1996  
74LVT543  
3.3V ABT Octal Registered Transceiver  
with TRI-STATE Outputs  
É
General Description  
Features  
Y
Input and output interface capability to systems at 5V  
V
The ’LVT543 octal transceiver contains two sets of D-type  
latches for temporary storage of data flowing in either direc-  
tion. Separate Latch Enable and Output Enable inputs are  
provided for each register to permit independent control of  
inputting and outputting in either direction of data flow.  
CC  
Y
Bus-Hold data inputs eliminate the need for external  
pull-up resistors to hold unused inputs  
Y
Live insertion/extraction permitted  
Y
These octal registered transceivers is/are designed for low-  
applications, but with the capability to  
Power Up/Down high impedance provides glitch-free  
bus loading  
voltage (3.3V) V  
CC  
Y
provide a TTL interface to a 5V environment. The LVT543 is  
fabricated with an advanced BiCMOS technology to achieve  
high speed operation similar to 5V ABT while maintaining a  
low power dissipation.  
b
a
Outputs source/sink 32 mA/ 64 mA  
Available in SOIC JEDEC and TSSOP  
Functionally compatible with the 74 series 543  
Latch-up performance exceeds 500 mA  
Y
Y
Y
Pin Descriptions  
Connection Diagram  
Pin Assignment  
for SOIC, SSOP II and TSSOP  
Pin Names  
Description  
OEAB, OEBA  
LEAB, LEBA  
CEAB, CEBA  
Output Enable Inputs  
Latch Enable Inputs  
Chip Enable Inputs  
Side A Inputs or  
A –A  
0
7
TRI-STATE Outputs  
Side B Inputs or  
B –B  
0
7
TRI-STATE Outputs  
TL/F/12448–1  
SOIC JEDEC  
TSSOP  
SSOP II  
Order Number  
74LVT543WM  
74LVT543MTC  
74LVT543MTCX  
74LTV543MSA  
74LTV543MSAX  
74LVT543WMX  
See NS Package  
Number  
M24B  
MTC24  
MSA24  
TRI-STATEÉ is a registered trademark of National Semiconductor Corporation.  
C
1996 National Semiconductor Corporation  
TL/F/12448  
RRD-B30M17/Printed in U. S. A.  
http://www.national.com  
12

中文翻译

下载PDF

与74LTV543MSA相关器件

型号 品牌 获取价格 描述 数据表
74LTV543MSAX TI

获取价格

 		LVT SERIES, 8-BIT REGISTERED TRANSCEIVER, TRUE OUTPUT, PDSO24, SSOP-24
74LV00 NXP

获取价格

 		Quad 2-input NAND gate
74LV00A TI

获取价格

 		QUADRUPLE 2 INPUT POSITIVE NAND GATES
74LV00A DIODES

获取价格

 		QUADRUPLE 2-INPUT NAND GATES
74LV00APW NEXPERIA

获取价格

 		Quad 2-input NAND gateProduction
74LV00AS14 DIODES

获取价格

 		QUADRUPLE 2-INPUT AND GATES
74LV00AS14-13 DIODES

获取价格

 		QUADRUPLE 2-INPUT NAND GATES
74LV00AT14 DIODES

获取价格

 		QUADRUPLE 2-INPUT AND GATES
74LV00AT14-13 DIODES

获取价格

 		QUADRUPLE 2-INPUT NAND GATES
74LV00BQ NEXPERIA

获取价格

 		Quad 2-input NAND gateProduction

与74LTV543MSA相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证