5秒后页面跳转
捷配首页

Datasheet > 74LV00APW
74LV00APW PDF预览

74LV00APW

更新时间： 2024-11-19 11:14:59
品牌 Logo 应用领域
安世 - NEXPERIA 光电二极管逻辑集成电路
页数 文件大小 规格书
10页 187K
描述
Quad 2-input NAND gateProduction

阅读下载

中文翻译

获取价格

74LV00APW 技术参数

是否Rohs认证： 符合生命周期：Active
包装说明：TSSOP,Reach Compliance Code：unknown
风险等级：5.6系列：LV/LV-A/LVX/H
JESD-30 代码：R-PDSO-G14长度：5 mm
逻辑集成电路类型：NAND GATE湿度敏感等级：1
功能数量：4输入次数：2
端子数量：14最高工作温度：125 °C
最低工作温度：-40 °C封装主体材料：PLASTIC/EPOXY
封装代码：TSSOP封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH峰值回流温度（摄氏度）：260
传播延迟（tpd）：21 ns座面最大高度：1.1 mm
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：2 V
标称供电电压 (Vsup)：5 V表面贴装：YES
技术：CMOS温度等级：AUTOMOTIVE
端子形式：GULL WING端子节距：0.65 mm
端子位置：DUAL处于峰值回流温度下的最长时间：30
宽度：4.4 mmBase Number Matches：1

74LV00APW 数据手册

 浏览型号74LV00APW的Datasheet PDF文件第2页浏览型号74LV00APW的Datasheet PDF文件第3页浏览型号74LV00APW的Datasheet PDF文件第4页浏览型号74LV00APW的Datasheet PDF文件第5页浏览型号74LV00APW的Datasheet PDF文件第6页浏览型号74LV00APW的Datasheet PDF文件第7页 
74LV00A  
Quad 2-input NAND gate  
Rev. 1 — 19 December 2018  
Product data sheet  
1. General description  
The 74LV00A is a quad 2-input NAND gate.  
Inputs are overvoltage tolerant. This feature allows the use of these devices as translators in mixed  
voltage environments.  
Schmitt-trigger action at all inputs makes the circuit tolerant of slower input rise and fall times.  
This device is fully specified for partial power down applications using IOFF. The IOFF circuitry  
disables the output, preventing the potentially damaging backflow current through the device when  
it is powered down.  
2. Features and benefits  
•
Wide supply voltage range from 2.0 V to 5.5 V  
•
•
•
•
•
•
•
Maximum tpd of 9 ns at 5 V  
Typical VOL(p) < 0.8 V at VCC = 3.3 V, Tamb = 25 °C  
Typical VOH(v) > 2.3 V at VCC = 3.3 V, Tamb = 25 °C  
Supports mixed-mode voltage operation on all ports  
IOFF circuitry provides partial Power-down mode operation  
Latch-up performance exceeds 250 mA per JESD 78 Class II  
ESD protection:  
•
•
•
MM: MM JESD22-A115-B exceeds 200 V  
HBM: ANSI/ESDA/JEDEC JS-001 Class 3A exceeds 4 kV  
CDM: ANSI/ESDA/JEDEC JS-002 class C3 exceeds 2 kV  
•
Specified from -40 °C to +85 °C and from -40 °C to +125 °C  
3. Ordering information  
Table 1. Ordering information  
Type number  
Package  
Temperature range Name  
Description  
Version  
74LV00APW  
-40 °C to +125 °C  
TSSOP14  
plastic thin shrink small outline package; 14 leads;  
body width 4.4 mm  
SOT402-1  
 
 
 
1234567...10

中文翻译

下载PDF

与74LV00APW相关器件

型号 品牌 获取价格 描述 数据表
74LV00AS14 DIODES

获取价格

 		QUADRUPLE 2-INPUT AND GATES
74LV00AS14-13 DIODES

获取价格

 		QUADRUPLE 2-INPUT NAND GATES
74LV00AT14 DIODES

获取价格

 		QUADRUPLE 2-INPUT AND GATES
74LV00AT14-13 DIODES

获取价格

 		QUADRUPLE 2-INPUT NAND GATES
74LV00BQ NEXPERIA

获取价格

 		Quad 2-input NAND gateProduction
74LV00D NXP

获取价格

 		Quad 2-input NAND gate
74LV00D NEXPERIA

获取价格

 		Quad 2-input NAND gateProduction
74LV00D,112 NXP

获取价格

 		74LV00 - Quad 2-input NAND gate SOIC 14-Pin
74LV00D,118 NXP

获取价格

 		74LV00 - Quad 2-input NAND gate SOIC 14-Pin
74LV00DB NXP

获取价格

 		Quad 2-input NAND gate

与74LV00APW相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证