Datasheet > 74LV00D

74LV00D

更新时间： 2024-11-19 11:12:35

品牌	Logo	应用领域
安世 - NEXPERIA		光电二极管逻辑集成电路
页数	文件大小	规格书
12页	227K
描述
Quad 2-input NAND gateProduction

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LV00D 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	SOP-14	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.6
Is Samacsys：	N	系列：	LV/LV-A/LVX/H
JESD-30 代码：	R-PDSO-G14	JESD-609代码：	e4
长度：	8.65 mm	逻辑集成电路类型：	NAND GATE
湿度敏感等级：	1	功能数量：	4
输入次数：	2	端子数量：	14
最高工作温度：	125 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	SOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
峰值回流温度（摄氏度）：	260	传播延迟（tpd）：	31 ns
座面最大高度：	1.75 mm	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	1 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	3.9 mm	Base Number Matches：	1

74LV00D 数据手册

74LV00

Quad 2-input NAND gate

Rev. 5 — 10 September 2021

Product data sheet

1. General description

The 74LV00 is a quad 2-input NAND gate. Inputs include clamp diodes. This enables the use of

current limiting resistors to interface inputs to voltages in excess V_CC

2. Features and benefits

•

Wide supply voltage range from 1.0 to 5.5 V

CMOS low power dissipation

Latch-up performance exceeds 100 mA per JESD 78 Class II Level B

Optimized for low voltage applications: 1.0 V to 3.6 V

Accepts TTL input levels between V_CC= 2.7 V and V_CC= 3.6 V

Typical output ground bounce < 0.8 V at V_CC= 3.3 V and T_amb= 25 °C

Typical HIGH-level output voltage (V_OH) undershoot: > 2 V at V_CC= 3.3 V and T_amb= 25 °C

Complies with JEDEC standards:

•

JESD8-7 (1.65 V to 1.95 V)

JESD8-5 (2.3 V to 2.7 V)

JESD8C (2.7 V to 3.6 V)

JESD36 (4.5 V to 5.5 V)

•

ESD protection:

•

HBM JESD22-A114F exceeds 2000 V

MM JESD22-A115-A exceeds 200 V

•

Multiple package options

Specified from -40 °C to +85 °C and from -40 °C to +125 °C

3. Ordering information

Table 1. Ordering information

Type number

Package

Temperature range Name

Description

Version

74LV00D

-40 °C to +125 °C

SO14

plastic small outline package; 14 leads;

body width 3.9 mm

SOT108-1

74LV00PW

74LV00BQ

TSSOP14

plastic thin shrink small outline package; 14 leads;

body width 4.4 mm

SOT402-1

SOT762-1

DHVQFN14 plastic dual in-line compatible thermal enhanced

very thin quad flat package; no leads; 14 terminals;

body 2.5 × 3 × 0.85 mm

12 3 4 5 6 7...12

中文翻译

下载PDF

与74LV00D相关器件

型号	品牌	获取价格	描述	数据表
74LV00D,112	NXP	获取价格	74LV00 - Quad 2-input NAND gate SOIC 14-Pin
74LV00D,118	NXP	获取价格	74LV00 - Quad 2-input NAND gate SOIC 14-Pin
74LV00DB	NXP	获取价格	Quad 2-input NAND gate
74LV00DB,118	NXP	获取价格	74LV00 - Quad 2-input NAND gate SSOP1 14-Pin
74LV00DB-T	NXP	获取价格	IC LV/LV-A/LVX/H SERIES, QUAD 2-INPUT NAND GATE, PDSO14, 5.30 MM, PLASTIC, MO-150, SOT337-
74LV00D-Q100	NEXPERIA	获取价格	Quad 2-input NAND gateProduction
74LV00D-T	NXP	获取价格	IC LV/LV-A/LVX/H SERIES, QUAD 2-INPUT NAND GATE, PDSO14, 3.90 MM, PLASTIC, MS-012, SOT108-
74LV00N	NXP	获取价格	Quad 2-input NAND gate
74LV00PW	NXP	获取价格	Quad 2-input NAND gate
74LV00PW	NEXPERIA	获取价格	Quad 2-input NAND gateProduction

与74LV00D相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

18
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

12
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

43
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

38

产品中心

服务支持

精选活动

关于我们

帮助中心

74LV00D

74LV00D 技术参数

74LV00D 数据手册

与74LV00D相关器件

与74LV00D相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LV00D

74LV00D 技术参数

74LV00D 数据手册

与74LV00D相关器件

与74LV00D相关文章

您还可以找

您在本页遇到什么问题？