Datasheet > 74HCT259PW

74HCT259PW

更新时间： 2024-11-21 11:11:19

品牌	Logo	应用领域
安世 - NEXPERIA		光电二极管逻辑集成电路触发器
页数	文件大小	规格书
18页	312K
描述
8-bit addressable latchProduction

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74HCT259PW 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	TSSOP-16	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.58
Is Samacsys：	N	其他特性：	1:8 DMUX FOLLOWED BY LATCH
系列：	HCT	JESD-30 代码：	R-PDSO-G16
JESD-609代码：	e4	长度：	5 mm
逻辑集成电路类型：	D LATCH	湿度敏感等级：	1
位数：	1	功能数量：	1
端子数量：	16	最高工作温度：	125 °C
最低工作温度：	-40 °C	输出极性：	TRUE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：	260	传播延迟（tpd）：	57 ns
座面最大高度：	1.1 mm	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	4.5 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
触发器类型：	LOW LEVEL	宽度：	4.4 mm
Base Number Matches：	1

74HCT259PW 数据手册

74HC259; 74HCT259

8-bit addressable latch

Rev. 8 — 5 December 2022

Product data sheet

1. General description

The 74HC259; 74HCT259 is an 8-bit addressable latch. The device features four modes of

operation. In the addressable latch mode, data on the D input is written into the latch addressed

by the inputs A0 to A3. The addressed latch will follow the data input, non-addressed latches

will retain their previous states. In memory mode, all latches retain their previous states and are

unaffected by the data or address inputs. In the 3-to-8 decoding or demultiplexing mode, the

addressed output follows the D input and all other outputs are LOW. In the reset mode, all outputs

are forced LOW and unaffected by the data or address inputs. Inputs include clamp diodes. This

enables the use of current limiting resistors to interface inputs to voltages in excess of V_CC

2. Features and benefits

•

Wide supply voltage range from 2.0 V to 6.0 V

•

Latch-up performance exceeds 100 mA per JESD 78 Class II Level B

Complies with JEDEC standards:

•

JESD8C (2.7 V to 3.6 V)

JESD7A (2.0 V to 6.0 V)

•

Combined demultiplexer and 8-bit latch

Serial-to-parallel capability

Output from each storage bit available

Random (addressable) data entry

Easily expandable

Common reset input

Useful as a 3-to-8 active HIGH decoder

Input levels:

•

For 74HC259: CMOS level

For 74HCT259: TTL level

•

ESD protection:

•

HBM: ANSI/ESDA/Jedec JS-001 Class 2 exceeds 2000 V

CDM: ANSI/ESDA/Jedec JS-002 Class C3 exceeds 1000 V

•

Multiple package options

Specified from -40 °C to +85 °C and from -40 °C to +125 °C

12 3 4 5 6 7...18

中文翻译

下载PDF

与74HCT259PW相关器件

型号	品牌	获取价格	描述	数据表
74HCT259PW,118	NXP	获取价格	74HC(T)259 - 8-bit addressable latch TSSOP 16-Pin
74HCT259PW-Q100	NXP	获取价格	8-bit addressable latch
74HCT259PW-Q100	NEXPERIA	获取价格	8-bit addressable latchProduction
74HCT259PW-T	NXP	获取价格	IC HCT SERIES, LOW LEVEL TRIGGERED D LATCH, TRUE OUTPUT, PDSO16, 4.40 MM, PLASTIC, MO-153,
74HCT259-Q100	NXP	获取价格	8-bit addressable latch
74HCT27	NXP	获取价格	Triple 3-input NOR gate
74HCT273	NXP	获取价格	Octal D-type flip-flop with reset; positive-edge trigger
74HCT273BQ	NEXPERIA	获取价格	Octal D-type flip-flop with reset; positive-edge triggerProduction
74HCT273BQ-Q100	NXP	获取价格	Octal D-type flip-flop with reset; positive-edge trigger
74HCT273BQ-Q100	NEXPERIA	获取价格	Octal D-type flip-flop with reset; positive-edge triggerProduction

与74HCT259PW相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

24
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

16
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

48
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

46

产品中心

服务支持

精选活动

关于我们

帮助中心

74HCT259PW

74HCT259PW 技术参数

74HCT259PW 数据手册

与74HCT259PW相关器件

与74HCT259PW相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74HCT259PW

74HCT259PW 技术参数

74HCT259PW 数据手册

与74HCT259PW相关器件

与74HCT259PW相关文章

您还可以找

您在本页遇到什么问题？