Datasheet > 74HCT273PW-Q100

74HCT273PW-Q100

更新时间： 2024-11-25 11:10:35

品牌	Logo	应用领域
安世 - NEXPERIA		光电二极管逻辑集成电路触发器
页数	文件大小	规格书
18页	272K
描述
Octal D-type flip-flop with reset; positive-edge triggerProduction

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74HCT273PW-Q100 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	TSSOP,	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.58
Is Samacsys：	N	系列：	HCT
JESD-30 代码：	R-PDSO-G20	长度：	6.5 mm
逻辑集成电路类型：	D FLIP-FLOP	湿度敏感等级：	1
位数：	8	功能数量：	1
端子数量：	20	最高工作温度：	125 °C
最低工作温度：	-40 °C	输出极性：	TRUE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：	260	传播延迟（tpd）：	45 ns
筛选级别：	AEC-Q100	座面最大高度：	1.1 mm
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
触发器类型：	POSITIVE EDGE	宽度：	4.4 mm
最小 fmax：	20 MHz	Base Number Matches：	1

74HCT273PW-Q100 数据手册

74HC273-Q100; 74HCT273-Q100

Octal D-type flip-flop with reset; positive-edge trigger

Rev. 2 — 3 September 2020

Product data sheet

1. General description

The 74HC273-Q100; 74HCT273-Q100 is an octal positive-edge triggered D-type flip-flop. The

device features clock (CP) and master reset (MR) inputs. The outputs Qn will assume the

state of their corresponding Dn inputs that meet the set-up and hold time requirements on the

LOW-to-HIGH clock (CP) transition. A LOW on MR forces the outputs LOW independently of clock

and data inputs. Inputs include clamp diodes. This enables the use of current limiting resistors to

interface inputs to voltages in excess of V_CC

This product has been qualified to the Automotive Electronics Council (AEC) standard Q100

(Grade 1) and is suitable for use in automotive applications.

2. Features and benefits

•

Automotive product qualification in accordance with AEC-Q100 (Grade 1)

Specified from -40 °C to +85 °C and from -40 °C to +125 °C

•

Wide supply voltage range from 2.0 V to 6.0 V

CMOS low power dissipation

High noise immunity

Latch-up performance exceeds 100 mA per JESD 78 Class II Level B

Complies with JEDEC standards:

•

JESD8C (2.7 V to 3.6 V)

JESD7A (2.0 V to 6.0 V)

•

Input levels:

•

For 74HC273-Q100: CMOS level

For 74HCT273-Q100: TTL level

•

Common clock and master reset

Eight positive edge-triggered D-type flip-flops

ESD protection:

•

HBM JESD22-A114F exceeds 2000 V

MM JESD22-A115-A exceeds 200 V (C = 200 pF, R = 0 Ω)

•

Multiple package options

DHVQFN package with Side-Wettable Flanks enabling Automatic Optical Inspection (AOI) of

solder joints

12 3 4 5 6 7...18

中文翻译

下载PDF

与74HCT273PW-Q100相关器件

型号	品牌	获取价格	描述	数据表
74HCT273PW-Q100J	NXP	获取价格	74HC(T)273-Q100 - Octal D-type flip-flop with reset; positive-edge trigger TSSOP2 20-Pin
74HCT273PW-T	NXP	获取价格	IC HCT SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PDSO20, 4.40 MM, PLASTIC,
74HCT273-Q100	NXP	获取价格	Octal D-type flip-flop with reset; positive-edge trigger
74HCT27BQ	NXP	获取价格	Triple 3-input NOR gate
74HCT27BQ	NEXPERIA	获取价格	Triple 3-input NOR gateProduction
74HCT27BQ-Q100	NEXPERIA	获取价格	Triple 3-input NOR gate
74HCT27BQ-Q100X	NXP	获取价格	74HC(T)27-Q100 - Triple 3-input NOR gate QFN 14-Pin
74HCT27D	NXP	获取价格	Triple 3-input NOR gate
74HCT27D	NEXPERIA	获取价格	Triple 3-input NOR gateProduction
74HCT27DB	NXP	获取价格	Triple 3-input NOR gate

与74HCT273PW-Q100相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

38
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

30
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

58
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

54

产品中心

服务支持

精选活动

关于我们

帮助中心

74HCT273PW-Q100

74HCT273PW-Q100 技术参数

74HCT273PW-Q100 数据手册

与74HCT273PW-Q100相关器件

与74HCT273PW-Q100相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74HCT273PW-Q100

74HCT273PW-Q100 技术参数

74HCT273PW-Q100 数据手册

与74HCT273PW-Q100相关器件

与74HCT273PW-Q100相关文章

您还可以找

您在本页遇到什么问题？