5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> 74HC73D
74HC73D PDF预览

74HC73D

更新时间： 2024-11-10 22:53:15
品牌 Logo 应用领域
恩智浦 - NXP 触发器锁存器逻辑集成电路光电二极管
页数 文件大小 规格书
21页 108K
描述
Dual JK flip-flop with reset; negative-edge trigger

阅读下载

中文翻译

获取价格

74HC73D 技术参数

是否无铅：不含铅是否Rohs认证：符合
生命周期：Transferred零件包装代码：SOIC
包装说明：3.90 MM, PLASTIC, MS-012, SOT-108-1, SO-14针数：14
Reach Compliance Code：unknownECCN代码：EAR99
HTS代码：8542.39.00.01风险等级：5.03
Is Samacsys：N其他特性：MASTER SLAVE OPERATION
系列：HC/UHJESD-30 代码：R-PDSO-G14
长度：8.65 mm负载电容（CL）：50 pF
逻辑集成电路类型：J-K FLIP-FLOP最大频率@ Nom-Sup：20000000 Hz
最大I（ol）：0.004 A湿度敏感等级：1
位数：2功能数量：2
端子数量：14最高工作温度：125 °C
最低工作温度：-40 °C输出极性：COMPLEMENTARY
封装主体材料：PLASTIC/EPOXY封装代码：SOP
封装等效代码：SOP14,.25封装形状：RECTANGULAR
封装形式：SMALL OUTLINE峰值回流温度（摄氏度）：260
电源：2/6 V传播延迟（tpd）：240 ns
认证状态：Not Qualified座面最大高度：1.75 mm
子类别：FF/Latches最大供电电压 (Vsup)：6 V
最小供电电压 (Vsup)：2 V标称供电电压 (Vsup)：5 V
表面贴装：YES技术：CMOS
温度等级：AUTOMOTIVE端子面层：NICKEL/PALLADIUM/GOLD (NI/PD/AU)
端子形式：GULL WING端子节距：1.27 mm
端子位置：DUAL处于峰值回流温度下的最长时间：30
触发器类型：NEGATIVE EDGE宽度：3.9 mm
最小 fmax：24 MHzBase Number Matches：1

74HC73D 数据手册

 浏览型号74HC73D的Datasheet PDF文件第2页浏览型号74HC73D的Datasheet PDF文件第3页浏览型号74HC73D的Datasheet PDF文件第4页浏览型号74HC73D的Datasheet PDF文件第5页浏览型号74HC73D的Datasheet PDF文件第6页浏览型号74HC73D的Datasheet PDF文件第7页 
74HC73  
Dual JK flip-flop with reset; negative-edge trigger  
Rev. 03 — 12 November 2004  
Product data sheet  
1. General description  
The 74HC73 is a high-speed Si-gate CMOS device and is pin compatible with low-power  
Schottky TTL (LSTTL). The 74HC73 is specified in compliance with JEDEC  
standard no. 7A.  
The 74HC is a dual negative-edge triggered JK flip-flop featuring individual J, K, clock  
(nCP) and reset (nR) inputs; also complementary nQ and nQ outputs.  
The J and K inputs must be stable one set-up time prior to the HIGH-to-LOW clock  
transition for predictable operation.  
The reset (nR) is an asynchronous active LOW input. When LOW, it overrides the clock  
and data inputs, forcing the nQ output LOW and the nQ output HIGH.  
Schmitt-trigger action in the clock input makes the circuit highly tolerant to slower clock  
rise and fall times.  
2. Features  
■ Low-power dissipation  
■ Complies with JEDEC standard no. 7A  
■ ESD protection:  
◆ HBM EIA/JESD22-A114-B exceeds 2000 V  
◆ MM EIA/JESD22-A115-A exceeds 200 V.  
■ Multiple package options  
■ Specified from −40 °C to +80 °C and from −40 °C to +125 °C.  
1234567...21

中文翻译

下载PDF

74HC73D 替代型号

型号 品牌 替代类型 描述 数据表
74HC107DB NXP

类似代替

 Dual JK flip-flop with reset; negative-edge trigger

与74HC73D相关器件

型号 品牌 获取价格 描述 数据表
74HC73DB NXP

获取价格

 		Dual JK flip-flop with reset; negative-edge trigger
74HC73DB PHILIPS

获取价格

 		J-K Flip-Flop, 2-Func, Negative Edge Triggered, CMOS, PDSO14
74HC73DB,118 NXP

获取价格

 		74HC73 - Dual JK flip-flop with reset; negative-edge trigger SSOP1 14-Pin
74HC73D-Q100 NEXPERIA

获取价格

 		Dual JK flip-flop with reset; negative-edge triggerProduction
74HC73D-T ETC

获取价格

 		J-K-Type Flip-Flop
74HC73N NXP

获取价格

 		Dual JK flip-flop with reset; negative-edge trigger
74HC73N PHILIPS

获取价格

 		J-K Flip-Flop, 2-Func, Negative Edge Triggered, CMOS, PDIP14,
74HC73PW NXP

获取价格

 		Dual JK flip-flop with reset; negative-edge trigger
74HC73PW PHILIPS

获取价格

 		J-K Flip-Flop, 2-Func, Negative Edge Triggered, CMOS, PDSO14
74HC73PW NEXPERIA

获取价格

 		Dual JK flip-flop with reset; negative-edge triggerProduction

与74HC73D相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证