Datasheet > 74ALVC32PW

74ALVC32PW

更新时间： 2024-11-26 11:13:47

品牌	Logo	应用领域
安世 - NEXPERIA		光电二极管逻辑集成电路
页数	文件大小	规格书
12页	234K
描述
Quad 2-input OR gateProduction

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74ALVC32PW 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	TSSOP,	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.14
系列：	ALVC/VCX/A	JESD-30 代码：	R-PDSO-G14
JESD-609代码：	e4	长度：	5 mm
逻辑集成电路类型：	OR GATE	湿度敏感等级：	1
功能数量：	4	输入次数：	2
端子数量：	14	最高工作温度：	85 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	峰值回流温度（摄氏度）：	260
传播延迟（tpd）：	4.7 ns	认证状态：	Not Qualified
座面最大高度：	1.1 mm	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	1.65 V	标称供电电压 (Vsup)：	2.7 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	4.4 mm	Base Number Matches：	1

74ALVC32PW 数据手册

74ALVC32

Quad 2-input OR gate

Rev. 6.1 — 14 July 2023

Product data sheet

1. General description

The 74ALVC32 is a quad 2-input OR gate.

Schmitt trigger action on all inputs makes the device tolerant of slow rise and fall times.

This device is fully specified for partial power down applications using I_OFF. The I_OFFcircuitry

disables the output, preventing the potentially damaging backflow current through the device when

it is powered down.

2. Features and benefits

•

Wide supply voltage range from 1.65 V to 3.6 V

•

CMOS low power dissipation

Overvoltage tolerant inputs to 3.6 V

Direct interface with TTL levels

I_OFFcircuitry provides partial Power-down mode operation

Latch-up performance exceeds 250 mA per JESD78 Class II.A

Complies with JEDEC standards:

•

JESD8-7 (1.65 V to 1.95 V)

JESD8-5 (2.3 V to 2.7 V)

JESD8C/JESD36 (2.7 V to 3.6 V)

•

ESD protection:

•

HBM: ANSI/ESDA/JEDEC JS-001 class 2 exceeds 2000 V

CDM: ANSI/ESDA/JEDEC JS-002 class C3 exceeds 1000 V

•

Multiple package options

Specified from -40 °C to +85 °C and from -40 °C to +125 °C

3. Ordering information

Table 1. Ordering information

Type number

Package

Temperature range Name

Description

Version

74ALVC32D

74ALVC32PW

74ALVC32BQ

-40 °C to +125 °C

SO14

plastic small outline package; 14 leads;

body width 3.9 mm

SOT108-1

TSSOP14

plastic thin shrink small outline package;

14 leads; body width 4.4 mm

SOT402-1

SOT762-1

DHVQFN14 plastic dual in-line compatible thermal

enhanced very thin quad flat package; no leads;

14 terminals; body 2.5 × 3 × 0.85 mm

12 3 4 5 6 7...12

中文翻译

下载PDF

与74ALVC32PW相关器件

型号	品牌	获取价格	描述	数据表
74ALVC32PW,118	NXP	获取价格	74ALVC32 - Quad 2-input OR gate TSSOP 14-Pin
74ALVC32PW-Q100	NEXPERIA	获取价格	Quad 2-input OR gate
74ALVC32-Q100	NEXPERIA	获取价格	Quad 2-input OR gate
74ALVC373	NXP	获取价格	Octal D-type transparent latch 3-state
74ALVC373BQ	NXP	获取价格	Octal D-type transparent latch; 3-state
74ALVC373BQ	NEXPERIA	获取价格	Octal D-type transparent latch; 3-stateProduction
74ALVC373BQ,115	NXP	获取价格	74ALVC373 - Octal D-type transparent latch; 3-state QFN 20-Pin
74ALVC373D	NXP	获取价格	Octal D-type transparent latch 3-state
74ALVC373D	NEXPERIA	获取价格	Octal D-type transparent latch; 3-stateProduction
74ALVC373D,112	NXP	获取价格	74ALVC373 - Octal D-type transparent latch; 3-state SOP 20-Pin

与74ALVC32PW相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

39
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

31
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

59
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

55

产品中心

服务支持

精选活动

关于我们

帮助中心

74ALVC32PW

74ALVC32PW 技术参数

74ALVC32PW 数据手册

与74ALVC32PW相关器件

与74ALVC32PW相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74ALVC32PW

74ALVC32PW 技术参数

74ALVC32PW 数据手册

与74ALVC32PW相关器件

与74ALVC32PW相关文章

您还可以找

您在本页遇到什么问题？