5秒后页面跳转
捷配首页

Datasheet > 71V25761YS200PFG
71V25761YS200PFG PDF预览

71V25761YS200PFG

更新时间： 2024-01-03 20:04:15
品牌 Logo 应用领域
艾迪悌 - IDT 时钟静态存储器内存集成电路
页数 文件大小 规格书
21页 267K
描述
Cache SRAM, 128KX36, 3.1ns, CMOS, PQFP100, 20 X 14 MM, 1.40 MM HEIGHT, GREEN, PLASTIC, TQFP-100

阅读下载

中文翻译

获取价格

71V25761YS200PFG 技术参数

是否Rohs认证： 符合生命周期：Obsolete
零件包装代码：QFP包装说明：LQFP, QFP100,.63X.87
针数：100Reach Compliance Code：unknown
ECCN代码：3A991HTS代码：8542.32.00.41
风险等级：5.77最长访问时间：3.1 ns
其他特性：PIPELINED ARCHITECTURE最大时钟频率 (fCLK)：200 MHz
I/O 类型：COMMONJESD-30 代码：R-PQFP-G100
JESD-609代码：e3长度：20 mm
内存密度：4718592 bit内存集成电路类型：CACHE SRAM
内存宽度：36湿度敏感等级：3
功能数量：1端子数量：100
字数：131072 words字数代码：128000
工作模式：SYNCHRONOUS最高工作温度：70 °C
最低工作温度：组织：128KX36
输出特性：3-STATE封装主体材料：PLASTIC/EPOXY
封装代码：LQFP封装等效代码：QFP100,.63X.87
封装形状：RECTANGULAR封装形式：FLATPACK, LOW PROFILE
并行/串行：PARALLEL峰值回流温度（摄氏度）：NOT SPECIFIED
电源：2.5,3.3 V认证状态：Not Qualified
座面最大高度：1.6 mm最大待机电流：0.03 A
最小待机电流：3.14 V子类别：SRAMs
最大压摆率：0.36 mA最大供电电压 (Vsup)：3.465 V
最小供电电压 (Vsup)：3.135 V标称供电电压 (Vsup)：3.3 V
表面贴装：YES技术：CMOS
温度等级：COMMERCIAL端子面层：Matte Tin (Sn) - annealed
端子形式：GULL WING端子节距：0.65 mm
端子位置：QUAD处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：14 mmBase Number Matches：1

71V25761YS200PFG 数据手册

 浏览型号71V25761YS200PFG的Datasheet PDF文件第2页浏览型号71V25761YS200PFG的Datasheet PDF文件第3页浏览型号71V25761YS200PFG的Datasheet PDF文件第4页浏览型号71V25761YS200PFG的Datasheet PDF文件第5页浏览型号71V25761YS200PFG的Datasheet PDF文件第6页浏览型号71V25761YS200PFG的Datasheet PDF文件第7页 
128K X 36  
IDT71V25761YS/S  
3.3VSynchronousSRAMs  
2.5V I/O, Pipelined Outputs,  
Burst Counter, Single Cycle Deselect  
Features  
Description  
◆
128K x 36 memory configuration  
TheIDT71V25761arehigh-speedSRAMsorganizedas128Kx36.  
The IDT71V25761 SRAMs contain write, data, address and control  
registers. InternallogicallowstheSRAMtogenerateaself-timedwrite  
based upon a decision which can be left until the end of the write cycle.  
Theburstmodefeatureoffersthehighestlevelofperformancetothe  
systemdesigner,astheIDT71V25761canprovidefourcyclesofdatafor  
a single address presented to the SRAM. An internal burst address  
counteracceptsthefirstcycleaddressfromtheprocessor,initiatingthe  
◆
Supports high system speed:  
Commercial:  
– 200MHz 3.1ns clock access time  
CommercialandIndustrial:  
– 183MHz 3.3ns clock access time  
– 166MHz 3.5ns clock access time  
LBO input selects interleaved or linear burst mode  
◆
◆
Self-timedwritecyclewithglobalwritecontrol(GW),bytewrite accesssequence.Thefirstcycleofoutputdatawillbepipelinedforone  
enable (BWE), and byte writes (BWx)  
3.3V core power supply  
Power down controlled by ZZ input  
2.5V I/O  
Optional - Boundary Scan JTAG Interface (IEEE 1149.1  
Compliant)  
Packaged in a JEDEC Standard 100-pin plastic thin quad CMOSprocessandarepackagedinaJEDECstandard14mmx20mm  
flatpack(TQFP),119ballgridarray(BGA)and165finepitchball 100-pinthinplasticquadflatpack(TQFP)aswellasa119 ballgridarray  
cycle before it is available on the next rising clock edge. If burst mode  
operationisselected(ADV=LOW),thesubsequentthreecyclesofoutput  
datawillbeavailabletotheuseronthenextthreerisingclockedges. The  
orderofthesethreeaddressesaredefinedbytheinternalburstcounter  
and the LBO input pin.  
◆
◆
◆
◆
The IDT71V25761 SRAMs utilize IDT’s latest high-performance  
◆
grid array  
(BGA) and 165 fine pitch ball grid array (fBGA).  
PinDescriptionSummary  
A
0-A17  
Address Inputs  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Output  
Input  
Input  
I/O  
Synchronous  
Synchronous  
Synchronous  
Asynchronous  
Synchronous  
Synchronous  
Synchronous  
N/A  
Chip Enable  
CE  
CS  
OE  
GW  
0
, CS  
1
Chip Selects  
Output Enable  
Global Write Enable  
Byte Write Enable  
Individual Byte Write Selects  
Clock  
BWE  
BW , BW  
(1)  
1
2
, BW  
3
, BW  
4
CLK  
Burst Address Advance  
Address Status (Cache Controller)  
Address Status (Processor)  
Linear / Interleaved Burst Order  
Test Mode Select  
Test Data Input  
Synchronous  
Synchronous  
Synchronous  
DC  
ADV  
ADSC  
ADSP  
LBO  
TMS  
TDI  
Synchronous  
Synchronous  
N/A  
TCK  
TDO  
TRST  
ZZ  
Test Clock  
Test Data Output  
Synchronous  
Asynchronous  
Asynchronous  
Synchronous  
N/A  
JTAG Reset (Optional)  
Sleep Mode  
I/O  
0
-I/O31, I/OP1-I/OP4  
Data Input / Output  
Core Power, I/O Power  
Ground  
V
V
DD, VDDQ  
SS  
Supply  
Supply  
N/A  
5297 tbl 01  
JULY2014  
1
©2014 Integrated Device Technology, Inc.  
DSC-5297/06  
1234567...21

中文翻译

下载PDF

与71V25761YS200PFG相关器件

型号 品牌 获取价格 描述 数据表
71V25761YS200PFG8 IDT

获取价格

 		Standard SRAM, 128KX36, 3.1ns, CMOS, PQFP100, 14 X 20 MM, GREEN, PLASTIC, TQFP-100
71V25761YSA166BG IDT

获取价格

 		Cache SRAM, 128KX36, 3.5ns, CMOS, PBGA119, BGA-119
71V25761YSA166BG8 IDT

获取价格

 		Cache SRAM, 128KX36, 3.5ns, CMOS, PBGA119, BGA-119
71V25761YSA166BGG IDT

获取价格

 		Cache SRAM, 128KX36, 3.5ns, CMOS, PBGA119, 22 X 14 MM, GREEN, PLASTIC, MS-028AA, BGA-119
71V25761YSA166BGG8 IDT

获取价格

 		Cache SRAM, 128KX36, 3.5ns, CMOS, PBGA119, 22 X 14 MM, GREEN, PLASTIC, MS-028AA, BGA-119
71V25761YSA166BGGI IDT

获取价格

 		Cache SRAM, 128KX36, 3.5ns, CMOS, PBGA119, 22 X 14 MM, GREEN, PLASTIC, MS-028AA, BGA-119
71V25761YSA166BGGI8 IDT

获取价格

 		Cache SRAM, 128KX36, 3.5ns, CMOS, PBGA119, 22 X 14 MM, GREEN, PLASTIC, MS-028AA, BGA-119
71V25761YSA166BGI IDT

获取价格

 		Cache SRAM, 128KX36, 3.5ns, CMOS, PBGA119, BGA-119
71V25761YSA166BGI8 IDT

获取价格

 		Cache SRAM, 128KX36, 3.5ns, CMOS, PBGA119, BGA-119
71V25761YSA166BQ IDT

获取价格

 		Cache SRAM, 128KX36, 3.5ns, CMOS, PBGA165, FBGA-165

与71V25761YS200PFG相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证