Datasheet > 70P248L55BYI

70P248L55BYI

更新时间： 2024-02-22 21:09:22

品牌	Logo	应用领域
艾迪悌 - IDT		静态存储器内存集成电路
页数	文件大小	规格书
23页	168K
描述
Dual-Port SRAM, 4KX16, 55ns, CMOS, PBGA100, 6 X 6 MM, 1 MM HEIGHT, 0.50 MM PITCH, BGA-100

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

70P248L55BYI 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	BGA	包装说明：	6 X 6 MM, 1 MM HEIGHT, 0.50 MM PITCH, BGA-100
针数：	100	Reach Compliance Code：	not_compliant
ECCN代码：	EAR99	HTS代码：	8542.32.00.41
风险等级：	5.45	Is Samacsys：	N
最长访问时间：	55 ns	I/O 类型：	COMMON
JESD-30 代码：	S-PBGA-B100	JESD-609代码：	e0
长度：	6 mm	内存密度：	65536 bit
内存集成电路类型：	DUAL-PORT SRAM	内存宽度：	16
湿度敏感等级：	3	功能数量：	1
端口数量：	2	端子数量：	100
字数：	4096 words	字数代码：	4000
工作模式：	ASYNCHRONOUS	最高工作温度：	85 °C
最低工作温度：	-40 °C	组织：	4KX16
输出特性：	3-STATE	封装主体材料：	PLASTIC/EPOXY
封装代码：	VFBGA	封装等效代码：	BGA100,10X10,20
封装形状：	SQUARE	封装形式：	GRID ARRAY, VERY THIN PROFILE, FINE PITCH
并行/串行：	PARALLEL	峰值回流温度（摄氏度）：	225
电源：	1.8,2.5/3 V	认证状态：	Not Qualified
座面最大高度：	1 mm	最大待机电流：	0.000008 A
最小待机电流：	1.7 V	子类别：	SRAMs
最大压摆率：	0.025 mA	最大供电电压 (Vsup)：	1.9 V
最小供电电压 (Vsup)：	1.7 V	标称供电电压 (Vsup)：	1.8 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	Tin/Lead (Sn63Pb37)
端子形式：	BALL	端子节距：	0.5 mm
端子位置：	BOTTOM	处于峰值回流温度下的最长时间：	20
宽度：	6 mm	Base Number Matches：	1

70P248L55BYI 数据手册

VERY LOW POWER 1.8V

8K/4K x 16 DUAL-PORT

STATIC RAM

IDT70P258/248L

Features

◆

Left port is selectable 3.0V or 2.5V I/O

Right port is 1.8V I/O

M/S = VSS for BUSY input on Slave

Input Read Register

Output Drive Register

BUSY and Interrupt Flag

On-chip port arbitration logic

Full on-chip hardware support of semaphore signaling

between ports

Fully asynchronous operation from either port

LVTTL-compatible, single 1.8V (±100mV) power supply

Available in 100 Ball 0.5mm-pitch BGA

Industrial temperature range (-40°C to +85°C)

Green parts available, see ordering information

True Dual-Ported memory cells which allow simultaneous

reads of the same memory location

High-speed access

◆

– Industrial:55ns (max.)

Low-power operation

IDT70P258/248L

Active:27mW(typ.)

Standby:3.6µW(typ.)

Separate upper-byte and lower-byte control for multiplexed

bus compatibility

IDT70P258/248 easily expands data bus width to 32 bits or

more using the Master/Slave select when cascading more

than one device

◆

M/S = VDD for BUSY output flag on Master

Functional Block Diagram

R/W

UBR

UBL

LBL

CEL

OEL

I/O8L-I/O15L

I/O0L-I/O7L

I/O8R-I/O15R

I/O

Control

I/O

Control

I/O0R-I/O7R

BUSY ^(2,3)

(2,3)

BUSY

(1)

12R

(1)

12L

Address

Decoder

Address

Decoder

MEMORY

ARRAY

A0R

R/W

ODR

INPUT

READ REGISTER

AND

R/W

OUTPUT

DRIVE REGISTER

ODR

IRR0,IRR1

SFEN

R/W

ARBITRATION

INTERRUPT

SEMAPHORE

LOGIC

R/W

SEM

INTR

(3)

SEM

(3)

M/S

INTL

5675 drw 01

NOTES:

1. A12X is a NC for IDT70P248.

2. (MASTER): BUSY is output; (SLAVE): BUSY is input.

3. BUSY outputs and INT outputs are non-tri-stated push-pull.

JANUARY 2009

DSC-5675/8

12 3 4 5 6 7...23

下载PDF

与70P248L55BYI相关器件

型号	品牌	描述	获取价格	数据表
70P248L55BYI8	IDT	Dual-Port SRAM, 4KX16, 55ns, CMOS, PBGA100, 6 X 6 MM, 1 MM HEIGHT, 0.50 MM PITCH, BGA-100	获取价格
70P249L65BYGI8	IDT	Dual-Port SRAM, 4KX16, 40ns, CMOS, PBGA100, 0.50 MM PITCH, GREEN, BGA-100	获取价格
70P249L65BYI	IDT	Application Specific SRAM, 4KX16, 65ns, CMOS, PBGA100, 0.50 MM, BGA-100	获取价格
70P249L90BYGI8	IDT	Dual-Port SRAM, 4KX16, 60ns, CMOS, PBGA100, 0.50 MM PITCH, GREEN, BGA-100	获取价格
70P249L90BYI	IDT	Application Specific SRAM, 4KX16, 90ns, CMOS, PBGA100, 0.50 MM, BGA-100	获取价格
70P254L40BYGI8	IDT	Dual-Port SRAM, 8KX16, 40ns, CMOS, PBGA81, 0.50 MM PITCH, GREEN, BGA-81	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

70P248L55BYI

70P248L55BYI 技术参数

70P248L55BYI 数据手册

与70P248L55BYI相关器件

与70P248L55BYI相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

70P248L55BYI

70P248L55BYI 技术参数

70P248L55BYI 数据手册

与70P248L55BYI相关器件

与70P248L55BYI相关文章

您还可以找

您在本页遇到什么问题？