Datasheet > ZL50018QCG1

ZL50018QCG1

更新时间： 2024-02-24 16:19:54

品牌	Logo	应用领域
加拿大卓联 - ZARLINK		电信集成电路
页数	文件大小	规格书
136页	1406K
描述
2 K Digital Switch with Enhanced Stratum 3 DPLL

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

ZL50018QCG1 技术参数

生命周期：	Transferred	包装说明：	LFQFP,
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.65	JESD-30 代码：	S-PQFP-G256
JESD-609代码：	e3	长度：	28 mm
功能数量：	1	端子数量：	256
最高工作温度：	85 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	LFQFP
封装形状：	SQUARE	封装形式：	FLATPACK, LOW PROFILE, FINE PITCH
认证状态：	Not Qualified	座面最大高度：	1.6 mm
标称供电电压：	1.8 V	表面贴装：	YES
电信集成电路类型：	DIGITAL TIME SWITCH	温度等级：	INDUSTRIAL
端子面层：	MATTE TIN	端子形式：	GULL WING
端子节距：	0.4 mm	端子位置：	QUAD
宽度：	28 mm	Base Number Matches：	1

ZL50018QCG1 数据手册

ZL50018

Data Sheet

List of Tables

Table 49 - Multi-period Far Lower Limit Register - Upper 16 Bits (MPFLLRU) . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

Table 50 - Multi-period Count Register - Lower 16 Bits (RnMPCRL) Bits, (n = 0 - 3) . . . . . . . . . . . . . . . . . . . . . . 82

Table 51 - Multi-period Count Register - Upper 16 Bits (RnMPCRU) Bits, (n = 0 - 3) . . . . . . . . . . . . . . . . . . . . . . 83

Table 52 - Upper Limit Register (RnULR) Bits, (n = 0 - 3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

Table 53 - Lower Limit Register (RnLLR) Bits, (n = 0 - 3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

Table 54 - Interrupt Register (IR) Bits - Read Only . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

Table 55 - Interrupt Mask Register (IMR) Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

Table 56 - Interrupt Clear Register (ICR) Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

Table 57 - Reference Failure Status Register (RSR) Bits - Read Only . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

Table 58 - Reference Mask Register (RMR) Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

Table 59 - Reference Frequency Status Register (RFSR) Bits - Read only. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

Table 60 - Output Jitter Control Register (OJCR) Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93

Table 61 - Stream Input Control Register 0 - 31 (SICR0 - 31) BIts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93

Table 62 - Stream Input Quadrant Frame Register 0 - 31 (SIQFR0 - 31) Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

Table 63 - Stream Output Control Register 0 - 31 (SOCR0 - 31) Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97

Table 64 - BER Receiver Start Register [n] (BRSR[n]) Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

Table 65 - BER Receiver Length Register [n] (BRLR[n]) Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

Table 66 - BER Receiver Control Register [n] (BRCR[n]) Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

Table 67 - BER Receiver Error Register [n] (BRER[n]) Bits - Read Only. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

Table 68 - Address Map for Memory Locations (A13 = 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

Table 69 - Connection Memory Low (CM_L) Bit Assignment when CMM = 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . 101

Table 70 - Connection Memory Low (CM_L) Bit Assignment when CMM = 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . 102

Table 71 - Connection Memory High (CM_H) Bit Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103

Zarlink Semiconductor Inc.

1...6 7 8910 11 12...136

中文翻译

下载PDF

与ZL50018QCG1相关器件

型号	品牌	获取价格	描述	数据表
ZL50019	ZARLINK	获取价格	Enhanced 2 K Digital Switch with Stratum 4E DPLL
ZL50019_06	ZARLINK	获取价格	Enhanced 2 K Digital Switch with Stratum 4E DPLL
ZL50019GAC	ZARLINK	获取价格	Enhanced 2 K Digital Switch with Stratum 4E DPLL
ZL50019GAG2	ZARLINK	获取价格	Enhanced 2 K Digital Switch with Stratum 4E DPLL
ZL50019QCC	ZARLINK	获取价格	Enhanced 2 K Digital Switch with Stratum 4E DPLL
ZL50019QCG1	ZARLINK	获取价格	Enhanced 2 K Digital Switch with Stratum 4E DPLL
ZL50020	ZARLINK	获取价格	Enhanced 2 K Digital Switch
ZL50020GAC	MICROSEMI	获取价格	Digital Time Switch, CMOS, PBGA256, 17 X 17 MM, 1.61 MM HEIGHT, PLASTIC, MS-034, BGA-256
ZL50020GAC	ZARLINK	获取价格	Enhanced 2 K Digital Switch
ZL50020GAG2	ZARLINK	获取价格	Enhanced 2 K Digital Switch

与ZL50018QCG1相关文章

解读NE555P资料手册：电气参数、引脚功能及替换型号推荐
2024-06-11

1
AO3415资料解读：电气参数、替换型号推荐
2024-06-11

1
电阻上的数字意义及电阻值辨别方法
2024-06-11

2
金属氧化膜电阻器：定义、特点与深入解读
2024-06-11

1

产品中心

服务支持

精选活动

关于我们

帮助中心

ZL50018QCG1

ZL50018QCG1 技术参数

ZL50018QCG1 数据手册

与ZL50018QCG1相关器件

与ZL50018QCG1相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

ZL50018QCG1

ZL50018QCG1 技术参数

ZL50018QCG1 数据手册

与ZL50018QCG1相关器件

与ZL50018QCG1相关文章

您还可以找

您在本页遇到什么问题？