ZL50022GAG2

更新时间： 2024-01-12 09:05:22

品牌	Logo	应用领域
加拿大卓联 - ZARLINK		开关电信集成电路电信转换电路电信电路
页数	文件大小	规格书
121页	931K
描述
Enhanced 4 K Digital Switch with Stratum 4E DPLL

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

ZL50022GAG2 技术参数

是否Rohs认证：	符合	生命周期：	Active
零件包装代码：	BGA	包装说明：	BGA, BGA256,16X16,40
针数：	256	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.43
JESD-30 代码：	S-PBGA-B256	JESD-609代码：	e1
长度：	17 mm	功能数量：	1
端子数量：	256	最高工作温度：	85 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	BGA	封装等效代码：	BGA256,16X16,40
封装形状：	SQUARE	封装形式：	GRID ARRAY
电源：	1.8,3.3 V	认证状态：	Not Qualified
座面最大高度：	1.8 mm	子类别：	Other Telecom ICs
最大压摆率：	175 mA	标称供电电压：	1.8 V
表面贴装：	YES	电信集成电路类型：	DIGITAL TIME SWITCH
温度等级：	INDUSTRIAL	端子面层：	TIN SILVER COPPER
端子形式：	BALL	端子节距：	1 mm
端子位置：	BOTTOM	宽度：	17 mm
Base Number Matches：	1

ZL50022GAG2 数据手册

ZL50022

Enhanced 4 K Digital Switch with

Stratum 4E DPLL

Data Sheet

November 2006

Features

•

4096 channel x 4096 channel non-blocking digital

Ordering Information

Time Division Multiplex (TDM) switch at

8.192 Mbps and 16.384 Mbps or using a

combination of ports running at 2.048, 4.096,

8.192 and 16.384 Mbps

ZL50022GAC

ZL50022QCC

ZL50022QCG1

256 Ball PBGA

256 Lead LQFP

256 Lead LQFP*

Trays

Trays Bake &

Drypack

ZL50022GAG2

256 Ball PBGA**

Trays, Bake &

Drypack

•

32 serial TDM input, 32 serial TDM output

streams

*Pb Free Matte Tin

**Pb Free Tin/Silver/Copper

Integrated Digital Phase-Locked Loop (DPLL)

exceeds Telcordia GR-1244-CORE Stratum 4E

specifications

-40°C to +85°C

•

Exceptional input clock cycle to cycle variation

tolerance (20 ns for all rates)

•

Output clocks have less than 1 ns of jitter (except

for the 1.544 MHz output)

DPLL provides holdover, freerun and jitter

attenuation features with four independent

reference source inputs

Output streams can be configured as bi-

directional for connection to backplanes

Per-stream input and output data rate conversion

selection at 2.048 Mbps, 4.096 Mbps, 8.192 Mbps

or 16.384 Mbps. Input and output data rates can

differ

V_{DD_COREA}

V_{DD_IOA}

RESET

V_{DD_CORE}

V_{DD_IO}

V_SS

ODE

P/S Converter

STio[31:0]

S/P Converter

Input Timing

Data Memory

STi[31:0]

FPi

CKi

Output HiZ

Control

STOHZ[15:0]

MODE_4M0

MODE_4M1

Connection Memory

REF0

REF1

REF2

REF3

FPo[3:0]

CKo[5:0]

FPo_OFF[2:0]

Output Timing

Test Port

DPLL

OSC

REF_FAIL0

REF_FAIL1

REF_FAIL2

REF_FAIL3

Internal Registers &

Microprocessor Interface

OSC_EN

Figure 1 - ZL50022 Functional Block Diagram

Zarlink Semiconductor US Patent No. 5,602,884, UK Patent No. 0772912,

France Brevete S.G.D.G. 0772912; Germany DBP No. 69502724.7-08

Zarlink Semiconductor Inc.

Zarlink, ZL and the Zarlink Semiconductor logo are trademarks of Zarlink Semiconductor Inc.

12 3 4 5 6 7...121

下载PDF

与ZL50022GAG2相关器件

型号	品牌	描述	获取价格	数据表
ZL50022QCC	ZARLINK	Enhanced 4 K Digital Switch with Stratum 4E DPLL	获取价格
ZL50022QCG1	ZARLINK	Enhanced 4 K Digital Switch with Stratum 4E DPLL	获取价格
ZL50023	ZARLINK	Enhanced 4 K Digital Switch	获取价格
ZL50023_06	ZARLINK	Enhanced 4 K Digital Switch	获取价格
ZL50023GAC	ZARLINK	Enhanced 4 K Digital Switch	获取价格
ZL50023GAG2	ZARLINK	Enhanced 4 K Digital Switch	获取价格

与ZL50022GAG2相关文章

一文带你了解无源晶振的负载电容为何要加两颗谐振电容CL1和CL2
2024-05-22

1
玻璃管保险丝与陶瓷管保险丝：区别与替代性探讨
2024-05-22

1
PCF8574资料解读：主要参数分析、引脚说明
2024-05-21

10
AD637数据手册解读：主要特性、引脚及其功能解读、电气参数
2024-05-21

9

产品中心

服务支持

精选活动

关于我们

帮助中心

ZL50022GAG2

ZL50022GAG2 技术参数

ZL50022GAG2 数据手册

与ZL50022GAG2相关器件

与ZL50022GAG2相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

ZL50022GAG2

ZL50022GAG2 技术参数

ZL50022GAG2 数据手册

与ZL50022GAG2相关器件

与ZL50022GAG2相关文章

您还可以找

您在本页遇到什么问题？