Datasheet > UPD46364182BF1-E33-EQ1

UPD46364182BF1-E33-EQ1

更新时间： 2024-11-14 05:14:19

品牌	Logo	应用领域
瑞萨 - RENESAS		双倍数据速率静态存储器内存集成电路
页数	文件大小	规格书
36页	634K
描述
DDR SRAM

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

UPD46364182BF1-E33-EQ1 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
包装说明：	BGA-165	Reach Compliance Code：	unknown
风险等级：	5.92	最长访问时间：	0.45 ns
JESD-30 代码：	R-PBGA-B165	长度：	15 mm
内存密度：	37748736 bit	内存集成电路类型：	DDR SRAM
内存宽度：	18	功能数量：	1
端子数量：	165	字数：	2097152 words
字数代码：	2000000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	2MX18	封装主体材料：	PLASTIC/EPOXY
封装代码：	LBGA	封装形状：	RECTANGULAR
封装形式：	GRID ARRAY, LOW PROFILE	并行/串行：	PARALLEL
座面最大高度：	1.46 mm	最大供电电压 (Vsup)：	1.9 V
最小供电电压 (Vsup)：	1.7 V	标称供电电压 (Vsup)：	1.8 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子形式：	BALL
端子节距：	1 mm	端子位置：	BOTTOM
宽度：	13 mm	Base Number Matches：	1

UPD46364182BF1-E33-EQ1 数据手册

浏览型号UPD46364182BF1-E33-EQ1的Datasheet PDF文件第2页

浏览型号UPD46364182BF1-E33-EQ1的Datasheet PDF文件第3页

浏览型号UPD46364182BF1-E33-EQ1的Datasheet PDF文件第4页

浏览型号UPD46364182BF1-E33-EQ1的Datasheet PDF文件第5页

浏览型号UPD46364182BF1-E33-EQ1的Datasheet PDF文件第6页

Datasheet

μPD46364092B

μPD46364182B

μPD46364362B

R10DS0091EJ0400

Rev.4.00

36M-BIT DDR II SRAM

2-WORD BURST OPERATION

Nov 09, 2012

Description

The μPD46364092B is a 4,194,304-word by 9-bit, the μPD46364182B is a 2,097,152-word by 18-bit and the

μPD46364362B is a 1,048,576-word by 36-bit synchronous double data rate static RAM fabricated with advanced CMOS

technology using full CMOS six-transistor memory cell.

The μPD46364092B, μPD46364182B and μPD46364362B integrate unique synchronous peripheral circuitry and a burst

counter. All input registers controlled by an input clock pair (K and K#) are latched on the positive edge of K and K#.

These products are suitable for application which require synchronous operation, high speed, low voltage, high density

and wide bit configuration. These products are packaged in 165-pin PLASTIC BGA.

Features

• 1.8 ± 0.1 V power supply

• 165-pin PLASTIC BGA (13 x 15)

• HSTL interface

• PLL circuitry for wide output data valid window and future frequency scaling

• Pipelined double data rate operation

• Common data input/output bus

• Two-tick burst for low DDR transaction size

• Two input clocks (K and K#) for precise DDR timing at clock rising edges only

• Two output clocks (C and C#) for precise flight time

and clock skew matching-clock and data delivered together to receiving device

• Internally self-timed write control

• Clock-stop capability. Normal operation is restored in 20 μs after clock is resumed.

• User programmable impedance output (35 to 70 Ω)

• Fast clock cycle time : 3.3 ns (300 MHz), 4.0 ns (250 MHz)

• Simple control logic for easy depth expansion

• JTAG 1149.1 compatible test access port

R10DS0091EJ0400 Rev.4.00

Nov 09, 2012

Page 1 of 35

12 3 4 5 6 7...36

中文翻译

下载PDF

与UPD46364182BF1-E33-EQ1相关器件

型号	品牌	获取价格	描述	数据表
UPD46364182BF1-E33Y-EQ1	RENESAS	获取价格	DDR SRAM
UPD46364182BF1-E40-EQ1-A	RENESAS	获取价格	QDRII/DDRII/ QDRII+/DDRII+ SRAM, LBGA, /Tray
UPD46364182BF1-E40Y-EQ1	RENESAS	获取价格	DDR SRAM
UPD46364362BF1-E40-EQ1-A	RENESAS	获取价格	QDRII/DDRII/ QDRII+/DDRII+ SRAM, LBGA, /Tray
UPD46365084BF1-E40-EQ1	RENESAS	获取价格	QDRII/DDRII/ QDRII+/DDRII+ SRAM, LBGA, /Tray
UPD46365084BF1-E40Y-EQ1	RENESAS	获取价格	QDR SRAM
UPD46365084BF1-E40Y-EQ1-A	RENESAS	获取价格	QDR SRAM
UPD46365094BF1-E33-EQ1	RENESAS	获取价格	QDR SRAM
UPD46365094BF1-E33-EQ1-A	RENESAS	获取价格	QDRII/DDRII/ QDRII+/DDRII+ SRAM, LBGA, /Tray
UPD46365094BF1-E33Y-EQ1-A	RENESAS	获取价格	QDR SRAM

与UPD46364182BF1-E33-EQ1相关文章

国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

26
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

10
AMD宣布全球裁员约1000人，调整战略聚焦增长
2024-11-14

11
英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

32

产品中心

服务支持

精选活动

关于我们

帮助中心

UPD46364182BF1-E33-EQ1

UPD46364182BF1-E33-EQ1 技术参数

UPD46364182BF1-E33-EQ1 数据手册

与UPD46364182BF1-E33-EQ1相关器件

与UPD46364182BF1-E33-EQ1相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

UPD46364182BF1-E33-EQ1

UPD46364182BF1-E33-EQ1 技术参数

UPD46364182BF1-E33-EQ1 数据手册

与UPD46364182BF1-E33-EQ1相关器件

与UPD46364182BF1-E33-EQ1相关文章

您还可以找

您在本页遇到什么问题？