5秒后页面跳转
捷配首页

Datasheet > UPD46364182BF1-E33Y-EQ1
UPD46364182BF1-E33Y-EQ1 PDF预览

UPD46364182BF1-E33Y-EQ1

更新时间： 2024-09-25 19:40:23
品牌 Logo 应用领域
瑞萨 - RENESAS 双倍数据速率静态存储器内存集成电路
页数 文件大小 规格书
36页 634K
描述
DDR SRAM

阅读下载

中文翻译

获取价格

UPD46364182BF1-E33Y-EQ1 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
包装说明：BGA-165Reach Compliance Code：unknown
风险等级：5.92最长访问时间：0.45 ns
JESD-30 代码：R-PBGA-B165长度：15 mm
内存密度：37748736 bit内存集成电路类型：DDR SRAM
内存宽度：18功能数量：1
端子数量：165字数：2097152 words
字数代码：2000000工作模式：SYNCHRONOUS
最高工作温度：85 °C最低工作温度：-40 °C
组织：2MX18封装主体材料：PLASTIC/EPOXY
封装代码：LBGA封装形状：RECTANGULAR
封装形式：GRID ARRAY, LOW PROFILE并行/串行：PARALLEL
座面最大高度：1.46 mm最大供电电压 (Vsup)：1.9 V
最小供电电压 (Vsup)：1.7 V标称供电电压 (Vsup)：1.8 V
表面贴装：YES技术：CMOS
温度等级：INDUSTRIAL端子形式：BALL
端子节距：1 mm端子位置：BOTTOM
宽度：13 mmBase Number Matches：1

UPD46364182BF1-E33Y-EQ1 数据手册

 浏览型号UPD46364182BF1-E33Y-EQ1的Datasheet PDF文件第2页浏览型号UPD46364182BF1-E33Y-EQ1的Datasheet PDF文件第3页浏览型号UPD46364182BF1-E33Y-EQ1的Datasheet PDF文件第4页浏览型号UPD46364182BF1-E33Y-EQ1的Datasheet PDF文件第5页浏览型号UPD46364182BF1-E33Y-EQ1的Datasheet PDF文件第6页浏览型号UPD46364182BF1-E33Y-EQ1的Datasheet PDF文件第7页 
Datasheet  
μPD46364092B  
μPD46364182B  
μPD46364362B  
R10DS0091EJ0400  
Rev.4.00  
36M-BIT DDR II SRAM  
2-WORD BURST OPERATION  
Nov 09, 2012  
Description  
The μPD46364092B is a 4,194,304-word by 9-bit, the μPD46364182B is a 2,097,152-word by 18-bit and the  
μPD46364362B is a 1,048,576-word by 36-bit synchronous double data rate static RAM fabricated with advanced CMOS  
technology using full CMOS six-transistor memory cell.  
The μPD46364092B, μPD46364182B and μPD46364362B integrate unique synchronous peripheral circuitry and a burst  
counter. All input registers controlled by an input clock pair (K and K#) are latched on the positive edge of K and K#.  
These products are suitable for application which require synchronous operation, high speed, low voltage, high density  
and wide bit configuration. These products are packaged in 165-pin PLASTIC BGA.  
Features  
• 1.8 ± 0.1 V power supply  
• 165-pin PLASTIC BGA (13 x 15)  
• HSTL interface  
• PLL circuitry for wide output data valid window and future frequency scaling  
• Pipelined double data rate operation  
• Common data input/output bus  
• Two-tick burst for low DDR transaction size  
• Two input clocks (K and K#) for precise DDR timing at clock rising edges only  
• Two output clocks (C and C#) for precise flight time  
and clock skew matching-clock and data delivered together to receiving device  
• Internally self-timed write control  
• Clock-stop capability. Normal operation is restored in 20 μs after clock is resumed.  
• User programmable impedance output (35 to 70 Ω)  
• Fast clock cycle time : 3.3 ns (300 MHz), 4.0 ns (250 MHz)  
• Simple control logic for easy depth expansion  
• JTAG 1149.1 compatible test access port  
R10DS0091EJ0400 Rev.4.00  
Nov 09, 2012  
Page 1 of 35  
1234567...36

中文翻译

下载PDF

与UPD46364182BF1-E33Y-EQ1相关器件

型号 品牌 获取价格 描述 数据表
UPD46364182BF1-E40-EQ1-A RENESAS

获取价格

 		QDRII/DDRII/ QDRII+/DDRII+ SRAM, LBGA, /Tray
UPD46364182BF1-E40Y-EQ1 RENESAS

获取价格

 		DDR SRAM
UPD46364362BF1-E40-EQ1-A RENESAS

获取价格

 		QDRII/DDRII/ QDRII+/DDRII+ SRAM, LBGA, /Tray
UPD46365084BF1-E40-EQ1 RENESAS

获取价格

 		QDRII/DDRII/ QDRII+/DDRII+ SRAM, LBGA, /Tray
UPD46365084BF1-E40Y-EQ1 RENESAS

获取价格

 		QDR SRAM
UPD46365084BF1-E40Y-EQ1-A RENESAS

获取价格

 		QDR SRAM
UPD46365094BF1-E33-EQ1 RENESAS

获取价格

 		QDR SRAM
UPD46365094BF1-E33-EQ1-A RENESAS

获取价格

 		QDRII/DDRII/ QDRII+/DDRII+ SRAM, LBGA, /Tray
UPD46365094BF1-E33Y-EQ1-A RENESAS

获取价格

 		QDR SRAM
UPD46365094BF1-E40Y-EQ1-A RENESAS

获取价格

 		QDR SRAM

与UPD46364182BF1-E33Y-EQ1相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证