5秒后页面跳转
捷配首页

Datasheet > SNJ54ALS259FK
SNJ54ALS259FK PDF预览

SNJ54ALS259FK

更新时间： 2024-09-14 12:15:07
品牌 Logo 应用领域
德州仪器 - TI 锁存器双倍数据速率
页数 文件大小 规格书
17页 642K
描述
8-BIT ADDRESSABLE LATCHES

阅读下载

中文翻译

获取价格

SNJ54ALS259FK 技术参数

是否无铅： 含铅是否Rohs认证： 不符合
生命周期：Obsolete零件包装代码：QLCC
包装说明：QCCN, LCC20,.35SQ针数：20
Reach Compliance Code：not_compliantHTS代码：8542.39.00.01
风险等级：5.74其他特性：1:8 DMUX FOLLOWED BY LATCH; RESET ACTIVE ONLY WHEN LATCH ENABLE IS HIGH
系列：ALSJESD-30 代码：S-CQCC-N20
长度：8.89 mm负载电容（CL）：50 pF
逻辑集成电路类型：D LATCH最大I（ol）：0.004 A
位数：1功能数量：1
端子数量：20最高工作温度：125 °C
最低工作温度：-55 °C输出极性：TRUE
封装主体材料：CERAMIC, METAL-SEALED COFIRED封装代码：QCCN
封装等效代码：LCC20,.35SQ封装形状：SQUARE
封装形式：CHIP CARRIER峰值回流温度（摄氏度）：NOT SPECIFIED
电源：5 V最大电源电流（ICC）：22 mA
Prop。Delay @ Nom-Sup：22 ns传播延迟（tpd）：16 ns
认证状态：Not Qualified筛选级别：MIL-PRF-38535
座面最大高度：2.03 mm子类别：FF/Latches
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：YES
技术：TTL温度等级：MILITARY
端子形式：NO LEAD端子节距：1.27 mm
端子位置：QUAD处于峰值回流温度下的最长时间：NOT SPECIFIED
触发器类型：LOW LEVEL宽度：8.89 mm
Base Number Matches：1

SNJ54ALS259FK 数据手册

 浏览型号SNJ54ALS259FK的Datasheet PDF文件第2页浏览型号SNJ54ALS259FK的Datasheet PDF文件第3页浏览型号SNJ54ALS259FK的Datasheet PDF文件第4页浏览型号SNJ54ALS259FK的Datasheet PDF文件第5页浏览型号SNJ54ALS259FK的Datasheet PDF文件第6页浏览型号SNJ54ALS259FK的Datasheet PDF文件第7页 
ꢀꢁꢂ ꢃ ꢄꢅ ꢀ ꢆꢂ ꢇ ꢈ ꢉꢀ ꢁꢊꢃ ꢄꢅ ꢀꢆ ꢂꢇ  
ꢋ ꢌꢍꢎ ꢏꢉꢄꢐꢐ ꢑꢒꢀꢀ ꢄꢍꢅ ꢒꢉꢅ ꢄꢏꢓ ꢔ ꢒꢀ  
ꢕ
SDAS217A − DECEMBER 1982 − REVISED DECEMBER 1994  
SN54ALS259 . . . J PACKAGE  
SN74ALS259 . . . D OR N PACKAGE  
(TOP VIEW)  
• 8-Bit Parallel-Out Storage Register  
Performs Serial-to-Parallel Conversion With  
Storage  
• Asynchronous Parallel Clear  
• Active-High Decoder  
S0  
S1  
S2  
Q0  
Q1  
Q2  
Q3  
GND  
V
CC  
CLR  
1
2
3
4
5
6
7
8
16  
15  
14  
13  
12  
11  
10  
9
• Enable/Disable Input Simplifies Expansion  
• Expandable for n-Bit Applications  
• Four Distinct Functional Modes  
G
D
Q7  
Q6  
Q5  
Q4  
• Package Options Include Plastic  
Small-Outline (D) Packages, Ceramic Chip  
Carriers (FK), and Standard Plastic (N) and  
Ceramic (J) 300-mil DIPs  
SN54ALS259 . . . FK PACKAGE  
(TOP VIEW)  
description  
These 8-bit addressable latches are designed for  
general-purpose storage applications in digital  
systems. Specific uses include working registers,  
serial-holding registers, and active-high decoders  
or demultiplexers. They are multifunctional  
devices capable of storing single-line data in eight  
addressable latches and being a 1-of-8 decoder or  
demultiplexer with active-high outputs.  
3
2
1 20 19  
18  
S2  
Q0  
NC  
Q1  
Q2  
G
4
5
6
7
8
17  
16  
15  
14  
D
NC  
Q7  
Q6  
9 10 11 12 13  
Four distinct modes of operation are selectable by  
controlling the clear (CLR) and enable (G) inputs  
as shown in the function table. In the  
addressable-latch mode, data at the data-in  
terminal is written into the addressed latch. The  
NC − No internal connection  
addressed latch follows the data input with all unaddressed latches remaining in their previous states. In the  
memory mode, all latches remain in their previous states and are unaffected by the data or address inputs. To  
eliminate the possibility of entering erroneous data in the latches, G should be held high (inactive) while the  
address lines are changing. In the 1-of-8 decoding or demultiplexing mode, the addressed output follows the  
level of the D input with all other outputs low. In the clear mode, all outputs are low and unaffected by the address  
and data inputs.  
The SN54ALS259 is characterized for operation over the full military temperature range of −55°C to 125°C. The  
SN74ALS259 is characterized for operation from 0°C to 70°C.  
Function Tables  
FUNCTION  
OUTPUT OF  
EACH  
INPUTS  
ADDRESSED OTHER  
FUNCTION  
CLR  
G
LATCH  
OUTPUT  
H
H
L
L
H
L
D
Q
Q
Addressable latch  
Memory  
iO  
iO  
Q
iO  
D
L
8-line demultiplexer  
Clear  
L
H
L
L
D = the level at the data input.  
= the level of Q (i = Q, 1, . . . 7 as appropriate) before the indicated  
Q
iO  
i
steady-state input conditions were established.  
ꢖ
ꢖ
ꢑ
ꢗ
ꢨ
ꢐ
ꢣ
ꢘ
ꢓ
ꢡ
ꢏ
ꢢ
ꢎ
ꢜ
ꢗ
ꢚ
ꢁ
ꢛ
ꢐ
ꢄ
ꢏ
ꢄ
ꢙ
ꢚ
ꢤ
ꢛ
ꢜ
ꢢ
ꢝ
ꢞ
ꢟ
ꢟ
ꢠ
ꢠ
ꢙ
ꢙ
ꢜ
ꢜ
ꢚ
ꢚ
ꢙ
ꢡ
ꢡ
ꢥ
ꢢ
ꢣ
ꢝ
ꢝ
ꢤ
ꢤ
ꢚ
ꢠ
ꢟ
ꢞ
ꢡ
ꢡ
ꢜ
ꢛ
ꢥ
ꢏꢤ  
ꢣ
ꢦ
ꢡ
ꢧ
ꢙ
ꢢ
ꢟ
ꢡ
ꢠ
ꢙ
ꢠ
ꢜ
ꢝ
ꢚ
ꢣ
ꢨ
ꢟ
ꢚ
ꢠ
ꢠ
ꢤ
ꢡ
ꢩ
Copyright 1994, Texas Instruments Incorporated  
ꢝ
ꢜ
ꢢ
ꢠ
ꢜ
ꢝ
ꢞ
ꢠ
ꢜ
ꢡ
ꢥ
ꢙ
ꢛ
ꢙ
ꢢ
ꢤ
ꢝ
ꢠ
ꢪ
ꢠ
ꢤ
ꢝ
ꢜ
ꢛ
ꢫ
ꢟ
ꢎ
ꢚ
ꢞ
ꢤ
ꢡ
ꢠ
ꢟ
ꢚ
ꢨ
ꢟ
ꢝ
ꢨ
ꢬ
ꢟ
ꢠ ꢤ ꢡ ꢠꢙ ꢚꢮ ꢜꢛ ꢟ ꢧꢧ ꢥꢟ ꢝ ꢟ ꢞ ꢤ ꢠ ꢤ ꢝ ꢡ ꢩ  
ꢝ
ꢝ
ꢟ
ꢚ
ꢠ
ꢭ
ꢩ
ꢖ
ꢝ
ꢜ
ꢨ
ꢣ
ꢢ
ꢠ
ꢙ
ꢜ
ꢚ
ꢥ
ꢝ
ꢜ
ꢢ
ꢤ
ꢡ
ꢡ
ꢙ
ꢚ
ꢮ
ꢨ
ꢜ
ꢤ
ꢡ
ꢚ
ꢜ
ꢠ
ꢚ
ꢤ
ꢢ
ꢤ
ꢡ
ꢡ
ꢟ
ꢝ
ꢙ
ꢧ
ꢭ
ꢙ
ꢚ
ꢢ
ꢧ
ꢣ
ꢨ
ꢤ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
POST OFFICE BOX 1443 • HOUSTON, TEXAS 77251−1443  
1234567...17

中文翻译

下载PDF

与SNJ54ALS259FK相关器件

型号 品牌 获取价格 描述 数据表
SNJ54ALS259J TI

获取价格

 		8-BIT ADDRESSABLE LATCHES
SNJ54ALS259J-00 TI

获取价格

 		ALS SERIES, LOW LEVEL TRIGGERED D LATCH, TRUE OUTPUT, CDIP16
SNJ54ALS273FK TI

获取价格

 		OCTAL D-TYPE FLIP-FLOPS WITH CLEAR
SNJ54ALS273J TI

获取价格

 		OCTAL D-TYPE FLIP-FLOPS WITH CLEAR
SNJ54ALS273W TI

获取价格

 		OCTAL D-TYPE FLIP-FLOPS WITH CLEAR
SNJ54ALS27AFK TI

获取价格

 		军用 3 通道、3 输入、4.5V 至 5.5V 双极或非门 | FK | 20 | -5
SNJ54ALS27AJ TI

获取价格

 		军用 3 通道、3 输入、4.5V 至 5.5V 双极或非门 | J | 14 | -55
SNJ54ALS27AW TI

获取价格

 		军用 3 通道、3 输入、4.5V 至 5.5V 双极或非门 | W | 14 | -55
SNJ54ALS280J TI

获取价格

 		ALS SERIES, 9-BIT PARITY GENERATOR/CHECKER, COMPLEMENTARY OUTPUT, CDIP14
SNJ54ALS28AFH TI

获取价格

 		IC,LOGIC GATE,QUAD 2-INPUT NOR,ALS-TTL,LLCC,20PIN,CERAMIC

与SNJ54ALS259FK相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证