SN74LS76ADR2

更新时间： 2024-09-13 05:04:43

品牌	Logo	应用领域
安森美 - ONSEMI		触发器锁存器逻辑集成电路光电二极管
页数	文件大小	规格书
4页	54K
描述
Dual JK Flip-Flop with Set and Clear

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

SN74LS76ADR2 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	SOIC	包装说明：	SOP, SOP16,.25
针数：	16	Reach Compliance Code：	not_compliant
HTS代码：	8542.39.00.01	风险等级：	5.31
Is Samacsys：	N	系列：	LS
JESD-30 代码：	R-PDSO-G16	JESD-609代码：	e0
长度：	9.9 mm	逻辑集成电路类型：	J-K FLIP-FLOP
最大I（ol）：	0.008 A	位数：	2
功能数量：	2	端子数量：	16
最高工作温度：	70 °C	最低工作温度：
输出极性：	COMPLEMENTARY	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装等效代码：	SOP16,.25
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
包装方法：	TAPE AND REEL	峰值回流温度（摄氏度）：	NOT SPECIFIED
电源：	5 V	最大电源电流（ICC）：	6 mA
Prop。Delay @ Nom-Sup：	20 ns	传播延迟（tpd）：	20 ns
认证状态：	Not Qualified	座面最大高度：	1.75 mm
子类别：	FF/Latches	最大供电电压 (Vsup)：	5.25 V
最小供电电压 (Vsup)：	4.75 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	TTL
温度等级：	COMMERCIAL	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
触发器类型：	NEGATIVE EDGE	宽度：	3.9 mm
最小 fmax：	30 MHz	Base Number Matches：	1

SN74LS76ADR2 数据手册

SN74LS76A

Dual JK Flip-Flop

with Set and Clear

The SN74LS76A offers individual J, K, Clock Pulse, Direct Set and

Direct Clear inputs. These dual flip-flops are designed so that when

the clock goes HIGH, the inputs are enabled and data will be accepted.

The Logic Level of the J and K inputs will perform according to the

Truth Table as long as minimum set-up times are observed. Input data

is transferred to the outputs on the HIGH-to-LOW clock transitions.

http://onsemi.com

LOW

POWER

SCHOTTKY

MODE SELECT – TRUTH TABLE

INPUTS

OUTPUTS

OPERATING

MODE

Set

Reset (Clear)

*Undetermined

Toggle

Load “0” (Reset)

Load “1” (Set)

Hold

PLASTIC

N SUFFIX

CASE 648

Both outputs will be HIGH while both S and C are LOW, but the output

D D

states are unpredictable if S and C go HIGH simultaneously.

H, h = HIGH Voltage Level

L, I = LOW Voltage Level

X = Immaterial

l, h (q) = Lower case letters indicate the state of the referenced input

i, h (q) = (or output) one setup time prior to the HIGH–to–LOW clock transition

SOIC

D SUFFIX

CASE 751B

GUARANTEED OPERATING RANGES

Symbol

Parameter

Supply Voltage

Min

4.75

Typ

5.0

Max

5.25

Unit

ORDERING INFORMATION

Operating Ambient

Temperature Range

°C

Device

Package

16 Pin DIP

SOIC–16

Shipping

SN74LS76AN

SN74LS76AD

SN74LS76ADR2

2000 Units/Box

38 Units/Rail

Output Current – High

Output Current – Low

–0.4

8.0

SOIC–16 2500/Tape & Reel

Semiconductor Components Industries, LLC, 2001

Publication Order Number:

October, 2001 – Rev. 7

SN74LS76A/D

12 3 4

中文翻译

下载PDF

与SN74LS76ADR2相关器件

型号	品牌	获取价格	描述	数据表
SN74LS76AJ	TI	获取价格	IC LS SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP16, CE
SN74LS76AJ	ROCHESTER	获取价格	LS SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP16, CERAM
SN74LS76AJ	MOTOROLA	获取价格	J-K Flip-Flop, 2-Func, Negative Edge Triggered, TTL, CDIP16
SN74LS76AJ-00	TI	获取价格	LS SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP16, CERAM
SN74LS76AJ4	TI	获取价格	IC JBAR-KBAR FLIP-FLOP, FF/Latch
SN74LS76AJD	MOTOROLA	获取价格	暂无描述
SN74LS76AJDS	MOTOROLA	获取价格	暂无描述
SN74LS76AJP4	TI	获取价格	IC JBAR-KBAR FLIP-FLOP, FF/Latch
SN74LS76AJS	MOTOROLA	获取价格	LS SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP16, CERAM
SN74LS76AN	TI	获取价格	DUAL J-K FLIP-FLOPS WITH PRESET AND CLEAR

与SN74LS76ADR2相关文章

SL74HC10N：高性能三输入与非门解析
2024-09-03

78
AIC1781A 电池充电控制器深度解析
2024-09-03

69
Pickering新高压舌簧继电器亮相汽车测试博览会
2024-08-26

100
采用MCU+MPU双处理器架构实现的创新应用设计探索
2024-08-23

114

产品中心

服务支持

精选活动

关于我们

帮助中心

SN74LS76ADR2

SN74LS76ADR2 技术参数

SN74LS76ADR2 数据手册

与SN74LS76ADR2相关器件

与SN74LS76ADR2相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

SN74LS76ADR2

SN74LS76ADR2 技术参数

SN74LS76ADR2 数据手册

与SN74LS76ADR2相关器件

与SN74LS76ADR2相关文章

您还可以找

您在本页遇到什么问题？