5秒后页面跳转
捷配首页

Datasheet > PI6CV857AX
PI6CV857AX PDF预览

PI6CV857AX

更新时间： 2024-11-29 21:09:03
品牌 Logo 应用领域
百利通 - PERICOM 驱动光电二极管逻辑集成电路
页数 文件大小 规格书
10页 188K
描述
PLL Based Clock Driver, 6C Series, 10 True Output(s), 0 Inverted Output(s), PDSO48, 0.240 INCH, PLASTIC, TSSOP-48

阅读下载

中文翻译

获取价格

PI6CV857AX 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：TSSOP包装说明：TSSOP,
针数：48Reach Compliance Code：compliant
ECCN代码：EAR99HTS代码：8542.39.00.01
风险等级：5.82系列：6C
输入调节：DIFFERENTIALJESD-30 代码：R-PDSO-G48
长度：12.5 mm逻辑集成电路类型：PLL BASED CLOCK DRIVER
功能数量：1反相输出次数：
端子数量：48实输出次数：10
最高工作温度：70 °C最低工作温度：
输出特性：3-STATE封装主体材料：PLASTIC/EPOXY
封装代码：TSSOP封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH峰值回流温度（摄氏度）：NOT SPECIFIED
认证状态：Not QualifiedSame Edge Skew-Max（tskwd）：0.1 ns
座面最大高度：1.2 mm最大供电电压 (Vsup)：2.7 V
最小供电电压 (Vsup)：2.3 V标称供电电压 (Vsup)：2.5 V
表面贴装：YES温度等级：COMMERCIAL
端子形式：GULL WING端子节距：0.5 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：6.1 mm最小 fmax：170 MHz
Base Number Matches：1

PI6CV857AX 数据手册

 浏览型号PI6CV857AX的Datasheet PDF文件第2页浏览型号PI6CV857AX的Datasheet PDF文件第3页浏览型号PI6CV857AX的Datasheet PDF文件第4页浏览型号PI6CV857AX的Datasheet PDF文件第5页浏览型号PI6CV857AX的Datasheet PDF文件第6页浏览型号PI6CV857AX的Datasheet PDF文件第7页 
PI6CV857  
PLL Clock Driver for  
2.5V DDR-SDRAM Memory  
ProductFeatures  
ProductDescription  
• PLL clockdistributionoptimizedforDouble Data Rate  
SDRAMapplications.  
PI6CV857PLLclockdeviceisdevelopedforregisteredDDRDIMM  
applicationsThisPLLClockBufferisdesignedfor2.5V and2.5V  
DDQ  
• Distributes one differential clock input pair to ten differential  
AV  
operation and differential data input and output levels.  
DD  
clock output pairs.  
PackageoptionsincludeplasticThinShrinkSmall-OutlinePackage  
(TSSOP).The device is a zero delay buffer that distributes a differ-  
ential clock input pair (CLK, CLK) to ten differential pairs of clock  
outputs (Y[0:9], Y[0:9]) and one differential pair feedback clock  
outputs(FBOUT,FBOUT). Theclockoutputsarecontrolledbythe  
inputclocks(CLK,CLK),thefeedbackclocks(FBIN,FBIN),the2.5V  
• Inputs(CLK,CLK)and(FBIN,FBIN): SSTL_2  
• Input PWRDWN: LVCMOS  
• Outputs (Yx,Yx),(FBOUT,FBOUT): SSTL_2  
• Externalfeedbackpins(FBIN,FBIN)areusedto  
synchronize the outputs to the clock input.  
LVCMOSinput(PWRDWN)andtheAnalogPowerinput(AV ).  
DD  
• Operates at AV = 2.5V for core circuit and internal PLL,  
DD  
When input PWRDWN is low while power is applied, the input  
and V  
= 2.5V for differential output drivers  
DDQ  
receiversaredisabled,thePLListurnedoffandthedifferentialclock  
• Package:Plastic48-pinTSSOP(A)  
outputs are 3-stated. When the AV is strapped low, the PLL is  
DD  
turned off and bypassed for test purposes.  
When the input frequency falls below a suggested detection fre-  
quency that is below the operating frequency of the PLL, the device  
willenteralowpowermode.Aninputfrequencydetectioncircuitwill  
detectthelowfrequencyconditionandperformthesamelowpower  
features as when the PWRDWN input is low.  
ThePLLinthePI6CV857clockdriverusesinputclocks(CLK,CLK)  
andfeedbackclocks(FBIN,FBIN)toprovidehigh-performance,low-  
skew,low-jitteroutputdifferentialclocks(Y[0:9],Y[0:9]). PI6CV857  
is also able to track Spread Spectrum Clocking for reduced EMI.  
BlockDiagram/PinConfiguration  
Y0  
1
2
48  
47  
46  
45  
44  
43  
42  
41  
40  
39  
38  
37  
36  
35  
34  
33  
32  
31  
30  
29  
28  
27  
26  
25  
GND  
Y0  
GND  
Y5  
Y5  
V
Y0  
Y1  
3
4
Y0  
CLK  
CLK  
V
D D Q  
Y1  
D D Q  
Y1  
Y2  
5
6
Y6  
PLL  
FBIN  
Y1  
Y6  
GND  
Y2  
Y3  
7
GND  
GND  
Y2  
FBIN  
8
9
GND  
Y3  
Y4  
Y7  
Y7  
V
48-Pin  
A
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
20  
21  
22  
23  
24  
Y2  
V
V
D D Q  
Y4  
Y5  
D D Q  
D D Q  
CLK  
CLK  
D D Q  
P W R DW N  
FBIN  
Y5  
Y6  
FBIN  
V
V
Powerdown  
PWRDWN  
D D Q  
Y6  
Y7  
and Test  
AV  
AV  
FBOUT  
FBOUT  
D D  
DD  
Logic  
AGND  
GND  
Y3  
Y7  
Y8  
GND  
Y8  
Y8  
Y3  
Y8  
Y9  
V
V
D D Q  
D D Q  
Y4  
Y4  
Y9  
Y9  
Y9  
GND  
FBOUT  
GND  
FBOUT  
PS8464D  
02/21/03  
1
1234567...10

中文翻译

下载PDF

与PI6CV857AX相关器件

型号 品牌 获取价格 描述 数据表
PI6CV857B ETC

获取价格

 		Clock IC | 2.5V. 200 MHz. 10 Output SSTL-2 Clock Driver for DDR DIMM
PI6CV857BA PERICOM

获取价格

 		PLL Based Clock Driver, 6C Series, 10 True Output(s), 0 Inverted Output(s), PDSO48, 0.240
PI6CV857BAE PERICOM

获取价格

 		暂无描述
PI6CV857BAEX PERICOM

获取价格

 		PLL Based Clock Driver, 6C Series, 10 True Output(s), 0 Inverted Output(s), PDSO48, 0.240
PI6CV857BAI PERICOM

获取价格

 		PLL Based Clock Driver, 6C Series, 10 True Output(s), 0 Inverted Output(s), CMOS, PDSO48,
PI6CV857BAIE PERICOM

获取价格

 		PLL Based Clock Driver, 6C Series, 10 True Output(s), 0 Inverted Output(s), PDSO48, 0.240
PI6CV857L PERICOM

获取价格

 		PLL Clock Driver for 2.5V DDR-SDRAM Memory
PI6CV857LA PERICOM

获取价格

 		PLL Clock Driver for 2.5V DDR-SDRAM Memory
PI6CV857LAE PERICOM

获取价格

 		暂无描述
PI6CV857LAEX PERICOM

获取价格

 		PLL Based Clock Driver, 6C Series, 10 True Output(s), 0 Inverted Output(s), PDSO48, 0.240

与PI6CV857AX相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证