Datasheet > NE33200N

NE33200N

更新时间： 2024-09-24 22:29:07

品牌	Logo	应用领域
日电电子 - NEC		/
页数	文件大小	规格书
7页	87K
描述
SUPER LOW NOISE HJ FET

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

NE33200N 技术参数

生命周期：	Obsolete	包装说明：	UNCASED CHIP, R-XUUC-N4
Reach Compliance Code：	unknown	风险等级：	5.84
配置：	SINGLE	最小漏源击穿电压：	4 V
FET 技术：	HETERO-JUNCTION	最高频带：	KU BAND
JESD-30 代码：	R-XUUC-N4	元件数量：	1
端子数量：	4	工作模式：	DEPLETION MODE
封装主体材料：	UNSPECIFIED	封装形状：	RECTANGULAR
封装形式：	UNCASED CHIP	极性/信道类型：	N-CHANNEL
最小功率增益 (Gp)：	9.5 dB	认证状态：	Not Qualified
表面贴装：	YES	端子形式：	NO LEAD
端子位置：	UPPER	晶体管应用：	AMPLIFIER
晶体管元件材料：	GALLIUM ARSENIDE	Base Number Matches：	1

NE33200N 数据手册

NE33200

SUPER LOW NOISE HJ FET

NOISE FIGURE & ASSOCIATED

FEATURES

• VERY LOW NOISE FIGURE:

GAIN vs. FREQUENCY

VDS = 2 V, IDS = 10 mA

0.75 dB typical at 12 GHz

• HIGH ASSOCIATED GAIN:

10.5 dB Typical at 12 GHz

3.5

• GATE LENGTH: 0.3 µm

• GATE WIDTH: 280 µm

2.5

1.5

DESCRIPTION

0.5

The NE33200 is a Hetero-Junction FET chip that utilizes the

junction between Si-doped AlGaAs and undoped InGaAs to

create a two-dimensional electron gas layer with very high

electron mobility. Its excellent low noise figure and high

associated gain make it suitable for commercial and industrial

applications.

Frequency, f (GHz)

NEC's stringent quality assurance and test procedures as-

sure the highest reliability and performance.

ELECTRICAL CHARACTERISTICS (TA = 25°C)

PART NUMBER

PACKAGE OUTLINE

NE33200

00 (Chip)

SYMBOLS

PARAMETERS AND CONDITIONS

UNITS

MIN

TYP

MAX

NFOPT

Noise Figure, VDS = 2 V, ID = 10 mA,

f = 4 GHz

f = 12 GHz

0.35

0.75

1.0

Associated Gain, VDS = 2 V, ID = 10 mA,

f = 4 GHz

f = 12 GHz

15.0

10.5

9.5

P1dB

G1dB

Output Power at 1 dB Gain Compression Point, f = 12 GHz

VDS = 2 V, IDS = 10 mA

VDS = 2 V, IDS = 20 mA

dBm

11.2

12.0

Gain at P1dB, f = 12 GHz

VDS = 2 V, IDS = 10 mA

VDS = 2 V, IDS = 20 mA

11.8

12.8

IDSS

Saturated Drain Current, VDS = 2 V, VGS = 0 V

Pinch-off Voltage, VDS = 2 V, ID = 100 µA

Transconductance, VDS = 2 V, ID = 10 mA

Gate to Source Leakage Current, VGS = -5 V

Thermal Resistance (Channel to Case)

-2.0

-0.8

-0.2

µA

IGSO

RTH(CH-C)

°C/W

240

Notes:

1.RF performance is determined by packaging and testing 10 samples per wafer. Wafer rejection criteria for standard2drejveicetssfoisr

10 samples.

2. Chip mounted on infinite heat sink.

California Eastern Laboratories

12 3 4 5 6 7

中文翻译

下载PDF

与NE33200N相关器件

型号	品牌	获取价格	描述	数据表
NE33284	NEC	获取价格	L to X BAND SUPER LOW NOISE AMPLIFIER N-CHANNEL HJ-FET
NE33284A	NEC	获取价格	L to X BAND SUPER LOW NOISE AMPLIFIER N-CHANNEL HJ-FET
NE33284A_98	NEC	获取价格	SUPER LOW NOISE HJ FET
NE33284AS	NEC	获取价格	SUPER LOW NOISE HJ FET
NE33284A-SL	NEC	获取价格	L to X BAND SUPER LOW NOISE AMPLIFIER N-CHANNEL HJ-FET
NE33284A-T1	NEC	获取价格	L to X BAND SUPER LOW NOISE AMPLIFIER N-CHANNEL HJ-FET
NE33284A-T1A	NEC	获取价格	L to X BAND SUPER LOW NOISE AMPLIFIER N-CHANNEL HJ-FET
NE33284A-T2	CEL	获取价格	RF Small Signal Field-Effect Transistor, 1-Element, X Band, Gallium Arsenide, N-Channel, H
NE33300	ETC	获取价格	TRANSISTOR \| BJT \| NPN \| 14V V(BR)CEO \| 200MA I(C) \| CHIP
NE33353B	ETC	获取价格	TRANSISTOR \| BJT \| NPN \| 14V V(BR)CEO \| 200MA I(C) \| FO-53VAR

与NE33200N相关文章

塔塔电子与力积电达成技术转让协议，携手建设印度首座晶圆厂
2024-09-29

3
英特尔震撼发布：128核心256线程的至强6性能核处理器
2024-09-29

6
SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

11
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

15

产品中心

服务支持

精选活动

关于我们

帮助中心

NE33200N

NE33200N 技术参数

NE33200N 数据手册

与NE33200N相关器件

与NE33200N相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

NE33200N

NE33200N 技术参数

NE33200N 数据手册

与NE33200N相关器件

与NE33200N相关文章

您还可以找

您在本页遇到什么问题？