5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> MC74HC109DDS
MC74HC109DDS PDF预览

MC74HC109DDS

更新时间： 2024-11-18 13:11:19
品牌 Logo 应用领域
摩托罗拉 - MOTOROLA 触发器锁存器逻辑集成电路光电二极管
页数 文件大小 规格书
5页 190K
描述
J-K Flip-Flop, 2-Func, Positive Edge Triggered, CMOS, PDSO16

阅读下载

中文翻译

获取价格

MC74HC109DDS 技术参数

是否Rohs认证：不符合生命周期：Obsolete
Reach Compliance Code：unknown风险等级：5.88
Is Samacsys：NJESD-30 代码：R-PDSO-G16
JESD-609代码：e0负载电容（CL）：50 pF
逻辑集成电路类型：J-K FLIP-FLOP最大频率@ Nom-Sup：24000000 Hz
最大I（ol）：0.004 A功能数量：2
端子数量：16最高工作温度：85 °C
最低工作温度：-40 °C封装主体材料：PLASTIC/EPOXY
封装代码：SOP封装等效代码：SOP16,.25
封装形状：RECTANGULAR封装形式：SMALL OUTLINE
电源：2/6 V子类别：FF/Latches
表面贴装：YES技术：CMOS
温度等级：INDUSTRIAL端子面层：Tin/Lead (Sn/Pb)
端子形式：GULL WING端子节距：1.27 mm
端子位置：DUAL触发器类型：POSITIVE EDGE
Base Number Matches：1

MC74HC109DDS 数据手册

 浏览型号MC74HC109DDS的Datasheet PDF文件第2页浏览型号MC74HC109DDS的Datasheet PDF文件第3页浏览型号MC74HC109DDS的Datasheet PDF文件第4页浏览型号MC74HC109DDS的Datasheet PDF文件第5页 
SEMICONDUCTOR TECHNICAL DATA  
N SUFFIX  
PLASTIC PACKAGE  
CASE 648–08  
High–Performance Silicon–Gate CMOS  
16  
The MC74HC109 is identical in pinout to the LS109. The device inputs are  
compatible with standard CMOS outputs; with pullup resistors, they are  
compatible with LSTTL outputs.  
1
This device consists of two J–K flip–flops with individual set, reset, and  
clock inputs. Changes at the inputs are reflected at the outputs with the next  
low–to–high transition of the clock. Both Q and Q outputs are available from  
each flip–flop.  
D SUFFIX  
SOIC PACKAGE  
CASE 751B–05  
16  
1
•
•
•
•
•
•
Output Drive Capability: 10 LSTTL Loads  
Outputs Directly Interface to CMOS, NMOS, and TTL  
Operating Voltage Range: 2 to 6 V  
ORDERING INFORMATION  
MC74HCXXXN  
MC74HCXXXD  
Plastic  
SOIC  
Low Input Current: 1 µA  
High Noise Immunity Characteristic of CMOS Devices  
In Compliance with the Requirements Defined by JEDEC Standard  
No. 7A  
PIN ASSIGNMENT  
•
Chip Complexity: 148 FETs or 37 Equivalent Gates  
RESET 1  
J1  
1
2
16  
15  
V
CC  
RESET 2  
K1  
3
4
14  
13  
J2  
LOGIC DIAGRAM  
CLOCK 1  
K2  
SET 1  
5
6
12  
11  
CLOCK 2  
SET 2  
5
SET 1  
Q1  
Q1  
3
4
6
7
K1  
Q1  
Q1  
7
8
10  
9
Q2  
Q2  
CLOCK 1  
GND  
2
1
J1  
FUNCTION TABLE  
Inputs  
RESET 1  
Outputs  
Set Reset Clock  
J
K
Q
Q
11  
SET 2  
L
H
L
H
L
L
X
X
X
X
X
X
L
H
L
X
X
X
L
H
L
H*  
L
L
H
H*  
H
13  
12  
10  
9
K2  
Q2  
Q2  
H
H
H
H
H
H
H
H
H
H
CLOCK 2  
L
Toggle  
No Change  
H
14  
15  
H
H
X
J2  
H
X
L
L
No Change  
RESET 2  
* Both outputs will remain high as long as Set and  
Reset are low, but the output states are unpre-  
dictable if Set and Reset go high simultaneously.  
PIN 16 = V  
CC  
PIN 8 = GND  
10/95  
REV 6  
Motorola, Inc. 1995  
12345

中文翻译

下载PDF

与MC74HC109DDS相关器件

型号 品牌 获取价格 描述 数据表
MC74HC109DR2 MOTOROLA

获取价格

 		HC/UH SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO16,
MC74HC109DS MOTOROLA

获取价格

 		J-K Flip-Flop, 2-Func, Positive Edge Triggered, CMOS, PDSO16
MC74HC109N MOTOROLA

获取价格

 		Dual J-K Flip-Flop with Set and Reset
MC74HC109ND MOTOROLA

获取价格

 		J-Kbar Flip-Flop, HC/UH Series, 2-Func, Positive Edge Triggered, 2-Bit, Complementary Outp
MC74HC109NDS MOTOROLA

获取价格

 		J-K Flip-Flop, 2-Func, Positive Edge Triggered, CMOS, PDIP16
MC74HC109NS MOTOROLA

获取价格

 		暂无描述
MC74HC10A ONSEMI

获取价格

 		Triple 3-Input NAND Gate High−Performance Silicon−Gate CMOS
MC74HC10A_13 ONSEMI

获取价格

 		Triple 3-Input NAND Gate
MC74HC10AD MOTOROLA

获取价格

 		Triple 3-Input NAND Gate
MC74HC10ADG ONSEMI

获取价格

 		Triple 3-Input NAND Gate High−Performance Silicon−Gate CMOS

与MC74HC109DDS相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证