Datasheet > MACH110-18JI

MACH110-18JI

更新时间： 2024-10-28 15:44:59

品牌	Logo	应用领域
莱迪思 - LATTICE		时钟输入元件可编程逻辑
页数	文件大小	规格书
24页	184K
描述
EE PLD, 18ns, 32-Cell, CMOS, PQCC44, PLASTIC, LCC-44

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

MACH110-18JI 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	LCC	包装说明：	PLASTIC, LCC-44
针数：	44	Reach Compliance Code：	unknown
ECCN代码：	EAR99	HTS代码：	8542.39.00.01
风险等级：	5.81	其他特性：	NO
最大时钟频率：	38 MHz	系统内可编程：	NO
JESD-30 代码：	S-PQCC-J44	JESD-609代码：	e0
JTAG BST：	NO	长度：	16.5862 mm
湿度敏感等级：	3	专用输入次数：	4
I/O 线路数量：	32	宏单元数：	32
端子数量：	44	最高工作温度：	85 °C
最低工作温度：	-40 °C	组织：	4 DEDICATED INPUTS, 32 I/O
输出函数：	MACROCELL	封装主体材料：	PLASTIC/EPOXY
封装代码：	QCCJ	封装等效代码：	LDCC44,.7SQ
封装形状：	SQUARE	封装形式：	CHIP CARRIER
电源：	5 V	可编程逻辑类型：	EE PLD
传播延迟：	18 ns	认证状态：	Not Qualified
座面最大高度：	4.57 mm	子类别：	Programmable Logic Devices
最大供电电压：	5.5 V	最小供电电压：	4.5 V
标称供电电压：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	J BEND
端子节距：	1.27 mm	端子位置：	QUAD
宽度：	16.5862 mm	Base Number Matches：	1

MACH110-18JI 数据手册

FINAL

COM’L: -12/15/20

IND: -14/18/24

Lattice Semiconductor

MACH110-12/15/20

High-Density EE CMOS Programmable Logic

DISTINCTIVE CHARACTERISTICS

■ 44 Pins

■ 32 Outputs

■ 32 Flip-flops; 2 clock choices

■ 32 Macrocells

■ 2 “PAL22V16” Blocks

■ 12 ns t_PDCommercial

14 ns t_PDIndustrial

■ Pin-compatible with MACH111, MACH210,

MACH211, MACH215

■ 77 MHz f_CNT

■ 38 Inputs

GENERAL DESCRIPTION

TheMACH110isamemberofourhigh-performance

EE CMOS MACH 1 family. This device has approxi-

mately three times the logic macrocell capability of the

popular PAL22V10 without loss of speed.

The MACH110 macrocell provides either registered or

combinatorial outputs with programmable polarity. If a

registered configuration is chosen, the register can be

configured as D-type or T-type to help reduce the

number of product terms. The register type decision can

be made by the designer or by the software. All

macrocells can be connected to an I/O cell. If a buried

macrocell is desired, the internal feedback path from the

macrocell can be used, which frees up the I/O pin for use

as an input.

The MACH110 consists of two PAL blocks intercon-

nected by a programmable switch matrix. The two PAL

blocks are essentially “PAL22V16” structures complete

with product-term arrays and programmable macro-

cells. The switch matrix connects the PAL blocks to

each other and to all input pins, providing a high degree

of connectivity between the fully-connected PAL blocks.

This allows designs to be placed and routed efficiently.

Publication# 14127 Rev. I

Issue Date: May 1995

Amendment/0

12 3 4 5 6 7...24

中文翻译

下载PDF

与MACH110-18JI相关器件

型号	品牌	获取价格	描述	数据表
MACH110-20	AMD	获取价格	High-Density EE CMOS Programmable Logic
MACH110-20/BXA	ROCHESTER	获取价格	EE PLD, 20ns, CQFP44, TOP BRAZED, CERAMIC, QFP-44
MACH110-20JC	LATTICE	获取价格	High-Density EE CMOS Programmable Logic
MACH110-24	AMD	获取价格	High-Density EE CMOS Programmable Logic
MACH110-24JI	LATTICE	获取价格	EE PLD, 24ns, 32-Cell, CMOS, PQCC44, PLASTIC, LCC-44
MACH111-10	AMD	获取价格	High-Performance EE CMOS Programmable Logic
MACH111-10JC	LATTICE	获取价格	High-Performance EE CMOS Programmable Logic
MACH111-10JI	LATTICE	获取价格	High-Performance EE CMOS Programmable Logic
MACH111-10JI/1	LATTICE	获取价格	EE PLD, 12ns, CMOS, PQCC44,
MACH111-10VC	LATTICE	获取价格	High-Performance EE CMOS Programmable Logic

与MACH110-18JI相关文章

三星深化印度制造布局，供应链本地化进程加速
2024-10-29

12
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

11
纳微科技震撼发布GaNSlim革新氮化镓功率芯片
2024-10-18

38
意法半导体发布第四代SiC技术，助力电动汽车电驱
2024-10-15

46

产品中心

服务支持

精选活动

关于我们

帮助中心

MACH110-18JI

MACH110-18JI 技术参数

MACH110-18JI 数据手册

与MACH110-18JI相关器件

与MACH110-18JI相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

MACH110-18JI

MACH110-18JI 技术参数

MACH110-18JI 数据手册

与MACH110-18JI相关器件

与MACH110-18JI相关文章

您还可以找

您在本页遇到什么问题？