5秒后页面跳转
捷配首页

Datasheet > LMK04368MPAPTEP
LMK04368MPAPTEP PDF预览

LMK04368MPAPTEP

更新时间： 2024-11-25 11:13:19
品牌 Logo 应用领域
德州仪器 - TI /
页数 文件大小 规格书
108页 3404K
描述
Enhanced product ultra-low-noise 3.2-GHz JESD204C jitter cleaner | PAP | 64 | -55 to 125

阅读下载

中文翻译

获取价格

LMK04368MPAPTEP 数据手册

 浏览型号LMK04368MPAPTEP的Datasheet PDF文件第2页浏览型号LMK04368MPAPTEP的Datasheet PDF文件第3页浏览型号LMK04368MPAPTEP的Datasheet PDF文件第4页浏览型号LMK04368MPAPTEP的Datasheet PDF文件第5页浏览型号LMK04368MPAPTEP的Datasheet PDF文件第6页浏览型号LMK04368MPAPTEP的Datasheet PDF文件第7页 
LMK04368-EP  
ZHCSQ63 –MAY 2023  
LMK04368-EP 符合JESD204B/C 标准的超低噪声、双环路时钟抖动清除器  
1 特性  
3 说明  
• VID#:V62/23612  
LMK04368-EP 是一款适用于航天应用、支持 JEDEC  
JESD204B/C 的高性能时钟调节器。  
• 环境温度范围：-55°C 至125°C  
• 最高时钟输出频率：3255MHz  
• 多模式：双PLL、单PLL 和时钟分配  
• 6GHz 外部VCO 或分配输入  
• 超低噪声（2500MHz 时）：  
– 54fs RMS 抖动（12kHz 至20MHz）  
– 64fs RMS 抖动（100Hz 至20MHz）  
– –157.6dBc/Hz 本底噪声  
PLL2 可以配置 14 个时钟输出以驱动 7 个  
JESD204B/C 转换器或其他逻辑器件（使用器件和  
SYSREF 时钟）。SYSREF 可以通过直流和交流耦合  
提供。14 个输出中的每一个输出都可以单独配置为用  
于传统时钟系统的高性能输出（不限于 JESD204B/C  
应用）。  
无论有无 SYSREF 生成或重新计时，该器件都可以配  
置为在双 PLL、单 PLL 或时钟分配模式下运行。PLL2  
可以使用内部或外部VCO 工作。  
• 超低噪声（3200MHz 时）：  
– 61fs RMS 抖动（12kHz 至20MHz）  
– 67fs RMS 抖动（100Hz 至100MHz）  
– –156.5dBc/Hz 本底噪声  
• PLL2  
高性能与多种特性（如功耗和性能权衡调节、双  
VCO、动态数字延迟和保持）相结合，可提供灵活的  
高性能时钟树。  
– –230dBc/Hz PLL FOM  
– –128dBc/Hz PLL 1/f  
– 相位检测器频率高达320MHz  
– 两个集成VCO：2440MHz 至2600MHz  
和2945MHz 至3255MHz  
封装信息  
封装(1)  
器件型号  
封装尺寸  
LMK04368-EP  
HTQFP (64)  
10mm × 10mm  
• 多达14 个差分器件时钟  
(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附  
录。  
– CML、LVPECL、LCPECL、HSDS、LVDS 和  
2xLVCMOS 可编程输出  
CPOUT1  
FIN1  
• 最多1 个缓冲VCXO/XO 输出  
Input Switching/Holdover  
CLKIN0  
FIN0  
– LVPECL、LVDS、2xLVCMOS 可编程输出  
• 1-1023 CLKOUT 分频器  
• 1-8191 SYSREF 分频器  
CLKIN1/  
FIN1/  
FPCLKIN  
Phase  
Switchable R Divider  
÷2  
Detector/  
Charge  
Pump  
PLL1  
CLKIN2/  
OSCOUT  
N Divider  
CPOUT2  
• SYSREF 时钟25ps 阶跃模拟延迟  
• 器件时钟和SYSREF 数字延迟和动态数字延迟  
• PLL1 保持模式  
• PLL1 或PLL2 0 延迟  
• 高可靠性  
N Divider  
Phase  
Detector/  
Charge  
Pump  
OSCIN  
CLKIN1  
CLKOUT6  
CLKOUT8  
SYSREFDIV  
PLL2  
SCK  
Control  
Registers  
SDIO  
SPI  
X2  
R Divider  
CS#  
Clock Distribution Path  
STATUS_LD1  
CLKOUT0  
CLKOUT1  
÷1,÷2,..,÷1023  
ꢀ
ꢀ
– 受控基线  
– 一个组装/测试场所  
– 一个制造场所  
– 延长的产品生命周期  
– 延长的产品变更通知  
– 产品可追溯性  
SYSREF/SYNC  
STATUS_LD2  
RESET/GPO  
CLKIN_SEL0  
CLKIN_SEL1  
Device  
Control  
SYSREFDIV  
Divider  
14 Di eren al  
...  
...  
...  
SYNC/SYSREF  
Distribution Path  
Outputs  
SYNC  
CLKOUT12  
ꢀ
CLKIN0  
Pulser  
÷1,÷2,..,÷1023  
ꢀ
CLKOUT13  
方框图  
2 应用  
• 军用雷达  
• 电子对抗战  
• 数据转换器时钟  
• 无线基础设施  
本文档旨在为方便起见，提供有关TI 产品中文版本的信息，以确认产品的概要。有关适用的官方英文版本的最新信息，请访问  
www.ti.com，其内容始终优先。TI 不保证翻译的准确性和有效性。在实际设计之前，请务必参考最新版本的英文版本。  
English Data Sheet: SNAS840  
 
 
 
1234567...108

中文翻译

下载PDF

与LMK04368MPAPTEP相关器件

型号 品牌 获取价格 描述 数据表
LMK04610 TI

获取价格

 		具有双 PLL 且符合 JESD204B 标准的超低噪声和低功耗时钟抖动消除器
LMK04610RTQR TI

获取价格

 		具有双 PLL 且符合 JESD204B 标准的超低噪声和低功耗时钟抖动消除器 | RTQ
LMK04610RTQT TI

获取价格

 		具有双 PLL 且符合 JESD204B 标准的超低噪声和低功耗时钟抖动消除器 | RTQ
LMK04616 TI

获取价格

 		符合 JESD204B 标准的超低噪声和低功耗时钟抖动消除器
LMK04616ZCRR TI

获取价格

 		符合 JESD204B 标准的超低噪声和低功耗时钟抖动消除器 | ZCR | 144 |
LMK04616ZCRT TI

获取价格

 		符合 JESD204B 标准的超低噪声和低功耗时钟抖动消除器 | ZCR | 144 |
LMK04800 TI

获取价格

 		Low-Noise Clock Jitter Cleaner with Dual Loop PLLs
LMK04803 TI

获取价格

 		具有双级联 PLL 和集成式 1.9GHz VCO 的低噪声时钟抖动消除器
LMK04803B TI

获取价格

 		Low-Noise Clock Jitter Cleaner with Dual Loop PLLs
LMK04803BISQ TI

获取价格

 		Low-Noise Clock Jitter Cleaner with Dual Loop PLLs

与LMK04368MPAPTEP相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证