Datasheet > IS61LPS25636J-166BI

IS61LPS25636J-166BI

更新时间： 2024-11-21 14:42:55

品牌	Logo	应用领域
美国芯成 - ISSI		时钟静态存储器内存集成电路
页数	文件大小	规格书
29页	177K
描述
Cache SRAM, 256KX36, 3.5ns, CMOS, PBGA119, PLASTIC, BGA-119

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IS61LPS25636J-166BI 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	BGA
包装说明：	PLASTIC, BGA-119	针数：	119
Reach Compliance Code：	compliant	ECCN代码：	3A991.B.2.A
HTS代码：	8542.32.00.41	风险等级：	5.46
Is Samacsys：	N	最长访问时间：	3.5 ns
其他特性：	PIPELINED ARCHITECTURE	最大时钟频率 (fCLK)：	166 MHz
I/O 类型：	COMMON	JESD-30 代码：	R-PBGA-B119
JESD-609代码：	e0	长度：	22 mm
内存密度：	9437184 bit	内存集成电路类型：	CACHE SRAM
内存宽度：	36	功能数量：	1
端子数量：	119	字数：	262144 words
字数代码：	256000	工作模式：	SYNCHRONOUS
最高工作温度：	85 °C	最低工作温度：	-40 °C
组织：	256KX36	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	BGA
封装等效代码：	BGA119,7X17,50	封装形状：	RECTANGULAR
封装形式：	GRID ARRAY	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	240	电源：	2.5/3.3,3.3 V
认证状态：	Not Qualified	座面最大高度：	2.41 mm
最大待机电流：	0.04 A	最小待机电流：	3.14 V
子类别：	SRAMs	最大压摆率：	0.135 mA
最大供电电压 (Vsup)：	3.465 V	最小供电电压 (Vsup)：	3.135 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	BALL
端子节距：	1.27 mm	端子位置：	BOTTOM
处于峰值回流温度下的最长时间：	30	宽度：	14 mm
Base Number Matches：	1

IS61LPS25636J-166BI 数据手册

浏览型号IS61LPS25636J-166BI的Datasheet PDF文件第2页

浏览型号IS61LPS25636J-166BI的Datasheet PDF文件第3页

浏览型号IS61LPS25636J-166BI的Datasheet PDF文件第4页

浏览型号IS61LPS25636J-166BI的Datasheet PDF文件第5页

浏览型号IS61LPS25636J-166BI的Datasheet PDF文件第6页

浏览型号IS61LPS25636J-166BI的Datasheet PDF文件第7页

IS61LPS25632T/D/J

IS61LPS25636T/D/J

IS61LPS51218T/DJ

ISSI

256K x 32, 256K x 36, 512K x 18

SYNCHRONOUS PIPELINED,

PRELIMINARY INFORMATION

FEBRUARY 2002

SINGLE-CYCLE DESELECT STATIC RAM

DESCRIPTION

FEATURES

The ISSI IS61LPS25632T/D/J,IS61LPS25636T/D/J,and

IS61LPS51218T/D/JT/D/JT/D/Jarehigh-speed,low-power

synchronousstaticRAMsdesignedtoprovideburstable,high-

performancememoryforcommunicationandnetworkingappli-

cations.TheIS61LPS25632T/D/Jisorganizedas262,144

wordsby32bitsandtheIS61LPS25636T/D/Jisorganized

as262,144wordsby36bits.TheIS61LPS51218T/D/JT/D/

JT/D/Jisorganizedas524,288wordsby18bits.Fabricated

with ISSI's advanced CMOS technology, the device inte-

grates a 2-bit burst counter, high-speed SRAM core, and

high-drivecapabilityoutputsintoasinglemonolithiccircuit.

Allsynchronousinputspassthroughregisterscontrolledby

a positive-edge-triggered single clock input.

• Internal self-timed write cycle

• Individual Byte Write Control and Global Write

• Clock controlled, registered address, data and

control

• Linear burst sequence control using MODE

input

•

Three chip enable option for simple depth

expansion and address pipelining

• Common data inputs and data outputs

• JEDEC 100-Pin TQFP and

119-pin PBGA package

Writecyclesareinternallyself-timedandareinitiatedbythe

risingedgeoftheclockinput.Writecyclescanbeonetofour

bytes wide as controlled by the write control inputs.

• Power Supply

+3.3V Vcc

Separate byte enables allow individual bytes to be written.

Bytewriteoperationisperformedbyusingbytewriteenable

(BWE).inputcombinedwithoneormoreindividualbytewrite

signals(BWx).Inaddition,GlobalWrite(GW)isavailablefor

writing all bytes at one time, regardless of the byte write

controls.

+3.3V or 2.5 VccQ (I/O)

• Auto Power-down during deselect

• Single cycle deselect

• Snooze MODE for reduced-power standby

• JTAG Boundary Scan for PBGA package

• T Versions (three chips selects)

• D Versions (two chips selects)

• J Version (PBGA Pacakge with JTAG)

Bursts can be initiated with either ADSP (Address Status

Processor) or ADSC (Address Status Cache Controller)

input pins. Subsequent burst addresses can be generated

internally and controlled by the ADV (burst address ad-

vance) input pin.

The mode pin is used to select the burst sequence order,

Linear burst is achieved when this pin is tied LOW. Inter-

leave burst is achieved when this pin is tied HIGH or left

floating.

FAST ACCESS TIME

Symbol

Parameter

Clock Access Time

Cycle Time

-250

2.6

-225

2.8

-200

3.1

-166

3.5

Units

tKQ

tKC

4.4

Frequency

250

225

200

166

MHz

This document contains PRELIMINARY INFORMATION data. ISSI reserves the right to make changes to its products at any time without notice in order to improve design and supply the best

Integrated Silicon Solution, Inc. — 1-800-379-4774

PRELIMINARYINFORMATION Rev. 00A

02/10/02

12 3 4 5 6 7...29

中文翻译

下载PDF

与IS61LPS25636J-166BI相关器件

型号	品牌	获取价格	描述	数据表
IS61LPS25636J-200B	ISSI	获取价格	Cache SRAM, 256KX36, 3.1ns, CMOS, PBGA119, PLASTIC, BGA-119
IS61LPS25636J-225B	ISSI	获取价格	Cache SRAM, 256KX36, 2.8ns, CMOS, PBGA119, PLASTIC, BGA-119
IS61LPS25636T-225TQI	ISSI	获取价格	Cache SRAM, 256KX36, 2.8ns, CMOS, PQFP100, TQFP-100
IS61LPS25636T-250TQ	ISSI	获取价格	Cache SRAM, 256KX36, 2.6ns, CMOS, PQFP100, TQFP-100
IS61LPS25636T-5TQ	ISSI	获取价格	Cache SRAM, 256KX36, 5ns, CMOS, PQFP100, TQFP-100
IS61LPS25672A	ISSI	获取价格	256K x 72, 512K x 36, 1024K x 18 18Mb SYNCHRONOUS PIPELINED, SINGLE CYCLE DESELECT STATIC
IS61LPS25672A-250B1	ISSI	获取价格	256K x 72, 512K x 36, 1024K x 18 18Mb SYNCHRONOUS PIPELINED, SINGLE CYCLE DESELECT STATIC
IS61LPS25672A-250B1I	ISSI	获取价格	256K x 72, 512K x 36, 1024K x 18 18Mb SYNCHRONOUS PIPELINED, SINGLE CYCLE DESELECT STATIC
IS61LPS25672A-250B1L	ISSI	获取价格	256Kx72,512Kx36,1024Kx18 18Mb SYNCHRONOUS PIPELINED,SINGLE CYCLE DESELECT STATIC RAM
IS61LPS409618B-200TQL	ISSI	获取价格	Cache SRAM, 4MX18, 3.1ns, CMOS, PQFP100, 14 X 20 MM, 1.40 MM HEIGHT, LEAD FREE, TQFP-100

与IS61LPS25636J-166BI相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

31
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

22
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

51
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

50

产品中心

服务支持

精选活动

关于我们

帮助中心

IS61LPS25636J-166BI

IS61LPS25636J-166BI 技术参数

IS61LPS25636J-166BI 数据手册

与IS61LPS25636J-166BI相关器件

与IS61LPS25636J-166BI相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IS61LPS25636J-166BI

IS61LPS25636J-166BI 技术参数

IS61LPS25636J-166BI 数据手册

与IS61LPS25636J-166BI相关器件

与IS61LPS25636J-166BI相关文章

您还可以找

您在本页遇到什么问题？