5秒后页面跳转
捷配首页

Datasheet > ICS87008AGILFT
ICS87008AGILFT PDF预览

ICS87008AGILFT

更新时间： 2024-09-26 21:11:27
品牌 Logo 应用领域
艾迪悌 - IDT 驱动光电二极管逻辑集成电路
页数 文件大小 规格书
16页 278K
描述
Low Skew Clock Driver, 87008 Series, 8 True Output(s), 0 Inverted Output(s), PDSO24, 4.40 MM X 7.80 MM , 0.92 MM HEIGHT, ROHS COMPLIANT, MS-153, TSSOP-24

阅读下载

中文翻译

获取价格

ICS87008AGILFT 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Obsolete零件包装代码：TSSOP
包装说明：TSSOP, TSSOP24,.25针数：24
Reach Compliance Code：compliantHTS代码：8542.39.00.01
风险等级：5.51其他特性：CAN ALSO OPERATE WITH 3.3V SUPPLY
系列：87008输入调节：DIFFERENTIAL MUX
JESD-30 代码：R-PDSO-G24JESD-609代码：e3
长度：7.8 mm逻辑集成电路类型：LOW SKEW CLOCK DRIVER
湿度敏感等级：1功能数量：1
反相输出次数：端子数量：24
实输出次数：8最高工作温度：85 °C
最低工作温度：-40 °C输出特性：3-STATE
封装主体材料：PLASTIC/EPOXY封装代码：TSSOP
封装等效代码：TSSOP24,.25封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH峰值回流温度（摄氏度）：260
电源：2.5/3.3 VProp。Delay @ Nom-Sup：5.5 ns
传播延迟（tpd）：5.6 ns认证状态：Not Qualified
Same Edge Skew-Max（tskwd）：0.15 ns座面最大高度：1.2 mm
子类别：Clock Drivers最大供电电压 (Vsup)：2.625 V
最小供电电压 (Vsup)：2.375 V标称供电电压 (Vsup)：2.5 V
表面贴装：YES温度等级：INDUSTRIAL
端子面层：Matte Tin (Sn) - annealed端子形式：GULL WING
端子节距：0.65 mm端子位置：DUAL
处于峰值回流温度下的最长时间：30宽度：4.4 mm
最小 fmax：250 MHzBase Number Matches：1

ICS87008AGILFT 数据手册

 浏览型号ICS87008AGILFT的Datasheet PDF文件第2页浏览型号ICS87008AGILFT的Datasheet PDF文件第3页浏览型号ICS87008AGILFT的Datasheet PDF文件第4页浏览型号ICS87008AGILFT的Datasheet PDF文件第5页浏览型号ICS87008AGILFT的Datasheet PDF文件第6页浏览型号ICS87008AGILFT的Datasheet PDF文件第7页 
ICS87008I  
LOW SKEW, 1-TO-8  
DIFFERENTIAL-TO-LVCMOS/LVTTL CLOCK GENERATOR  
GENERAL DESCRIPTION  
FEATURES  
The ICS87008I is a low skew, 1:8 LVCMOS/LVTTL Clock • Eight LVCMOS/LVTTL outputs (2 banks of 4 outputs)  
Generator. The device has 2 banks of 4 outputs and each  
• Selectable differential CLK1, nCLK1 or  
bank can be independently selected for ÷1 or ÷2 frequency  
LVCMOS clock input  
operation. Each bank also has its own power supply pins so  
that the banks can operate at the following different voltage  
levels: 3.3V, 2.5V, and 1.8V. The low impedance LVCMOS/  
LVTTL outputs are designed to drive 50Ω series or parallel  
terminated transmission lines.  
• CLK1, nCLK1 pair can accept the following differential  
input levels: LVPECL, LVDS, LVHSTL, SSTL, HCSL  
• CLK0 supports the following input types:  
LVCMOS, LVTTL  
The divide select inputs, DIV_SELA and DIV_SELB, control the  
output frequency of each bank. The output banks can be  
independently selected for ÷1 or ÷2 operation. The bank enable  
inputs, CLK_ENA and CLK_ENB, support enabling and disabling  
each bank of outputs individually. The CLK_ENA and CLK_ENB  
circuitry has a synchronizer to prevent runt pulses when  
enabling or disabling the clock outputs. The master reset  
input, nMR/OE, resets the ÷1/÷2 flip flops and also controls the  
active and high impedance states of all outputs. This pin has  
an internal pull-up resistor and is normally used only for test  
purposes or in systems which use low power modes.  
• Maximum output frequency: 250MHz  
• Independent bank control for ÷1 or ÷2 operation  
• Glitchless, asynchronous clock enable/disable  
• Output skew: 105ps (maximum) @ 3.3V core/3.3V output  
• Bank skew: 70ps (maximum) @ 3.3V core/3.3V output  
• 3.3V or 2.5V core/3.3V, 2.5V, or 1.8V output operating  
supply  
• -40°C to 85°C ambient operating temperature  
The ICS87008I is characterized to operate with the core at 3.3V  
or 2.5V and the banks at 3.3V, 2.5V, or 1.8V. Guaranteed bank,  
output, and part-to-part skew characteristics make the 87008I  
ideal for those clock applications demanding well-defined  
performance and repeatability.  
• Available in both standard and lead-free RoHS compliant  
packages  
BLOCK DIAGRAM  
PIN ASSIGNMENT  
nMR/OE  
CLK1  
nCLK1  
VDDOA  
24 CLK0  
1
2
3
4
5
6
7
8
DIV_SELA  
CLK1  
CLK_SEL  
VDDOB  
23  
22  
QA0  
QA1  
GND  
QA2  
21 QB0  
20  
19 GND  
1
0
÷1  
÷2  
1
0
nCLK1  
QB1  
4
4
QA0:QA3  
QB0:QB3  
CLK0  
LE  
D
QB2  
QB3  
VDDOB  
DIV_SELB  
CLK_ENB  
nMR/OE  
18  
17  
16  
15  
14  
13  
CLK_ENA  
QA3  
VDDOA  
DIV_SELA  
CLK_ENA  
VDD  
9
10  
11  
12  
CLK_SEL  
1
0
LE  
D
ICS87008I  
CLK_ENB  
DIV_SELB  
24-Lead TSSOP  
4.4mm x 7.8mm x 0.92mm body package  
G Package  
Top View  
87008AGI  
www.idt.com  
REV. B JULY 31, 2010  
1
1234567...16

中文翻译

下载PDF

ICS87008AGILFT 替代型号

型号 品牌 替代类型 描述 数据表
87008AGILFT IDT

功能相似

 LOW SKEW, 1-TO-8 DIFFERENTIAL-TO-LVCMOS/LVTTL CLOCK GENERATOR
87008AGILF IDT

功能相似

 LOW SKEW, 1-TO-8 DIFFERENTIAL-TO-LVCMOS/LVTTL CLOCK GENERATOR
ICS87008AGILF IDT

功能相似

 Low Skew Clock Driver, 87008 Series, 8 True Output(s), 0 Inverted Output(s), PDSO24, 4.40

与ICS87008AGILFT相关器件

型号 品牌 获取价格 描述 数据表
ICS87008AGIT IDT

获取价格

 		Low Skew Clock Driver, 87008 Series, 8 True Output(s), 0 Inverted Output(s), PDSO24, 4.40
ICS8701 ICSI

获取价格

 		LOW SKEW ±1, ±2 CLOCK GENERATOR
ICS8701-01 ICSI

获取价格

 		LOW SKEW ±1, ±2 CLOCK GENERATOR W/POLARITY CO
ICS8701-01AY IDT

获取价格

 		Low Skew Clock Driver, 15 True Output(s), 5 Inverted Output(s), PQFP48, 7 X 7 MM, 1.40 MM
ICS8701-01AYLF IDT

获取价格

 		Low Skew Clock Driver, 15 True Output(s), 5 Inverted Output(s), PQFP48, 7 X 7 MM, 1.40 MM
ICS8701-01AY-T IDT

获取价格

 		Low Skew Clock Driver, 15 True Output(s), 5 Inverted Output(s), PQFP48, 7 X 7 MM, 1.40 MM
ICS8701-01Y ICSI

获取价格

 		LOW SKEW ±1, ±2 CLOCK GENERATOR W/POLARITY CO
ICS8701-01YLF IDT

获取价格

 		Clock Generator, 250MHz, PQFP48, 7 X 7 MM, 1.40 MM HEIGHT, 0.50 MM PITCH, LQFP-48
ICS8701-01YT ICSI

获取价格

 		LOW SKEW ±1, ±2 CLOCK GENERATOR W/POLARITY CO
ICS87016AY IDT

获取价格

 		Low Skew Clock Driver, 87016 Series, 16 True Output(s), 0 Inverted Output(s), CMOS, 7 X 7

与ICS87008AGILFT相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证