5秒后页面跳转
捷配首页

Datasheet > ICS8701-01Y
ICS8701-01Y PDF预览

ICS8701-01Y

更新时间： 2024-01-18 08:51:09
品牌 Logo 应用领域
矽成 - ICSI 晶体时钟发生器外围集成电路
页数 文件大小 规格书
10页 210K
描述
LOW SKEW ±1, ±2 CLOCK GENERATOR W/POLARITY CONTROL

阅读下载

中文翻译

获取价格

ICS8701-01Y 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Obsolete零件包装代码：QFP
包装说明：LFQFP,针数：48
Reach Compliance Code：compliantECCN代码：EAR99
HTS代码：8542.39.00.01风险等级：5.77
JESD-30 代码：S-PQFP-G48JESD-609代码：e3
长度：7 mm湿度敏感等级：3
端子数量：48最高工作温度：70 °C
最低工作温度：最大输出时钟频率：250 MHz
封装主体材料：PLASTIC/EPOXY封装代码：LFQFP
封装形状：SQUARE封装形式：FLATPACK, LOW PROFILE, FINE PITCH
峰值回流温度（摄氏度）：260主时钟/晶体标称频率：250 MHz
认证状态：Not Qualified座面最大高度：1.6 mm
最大供电电压：3.465 V最小供电电压：3.135 V
标称供电电压：3.3 V表面贴装：YES
技术：CMOS温度等级：COMMERCIAL
端子面层：MATTE TIN端子形式：GULL WING
端子节距：0.5 mm端子位置：QUAD
处于峰值回流温度下的最长时间：30宽度：7 mm
uPs/uCs/外围集成电路类型：CLOCK GENERATOR, OTHERBase Number Matches：1

ICS8701-01Y 数据手册

 浏览型号ICS8701-01Y的Datasheet PDF文件第2页浏览型号ICS8701-01Y的Datasheet PDF文件第3页浏览型号ICS8701-01Y的Datasheet PDF文件第4页浏览型号ICS8701-01Y的Datasheet PDF文件第5页浏览型号ICS8701-01Y的Datasheet PDF文件第6页浏览型号ICS8701-01Y的Datasheet PDF文件第7页 
ICS8701-01  
LOW SKEW ¸1, ¸2 CLOCK  
Integrated  
Circuit  
Systems, Inc.  
GENERATOR W/POLARITY CONTROL  
GENERAL DESCRIPTION  
FEATURES  
The ICS8701-01 is a low skew, ÷1, ÷2 Clock • 20 LVCMOS outputs, 7Ω typical output impedance  
,&6  
Generator and a member of the HiPerClockS™  
family of High Performance Colck Solutions  
• Output frequency up to 250 MHz  
HiPerClockS™  
from ICS. The low impedance LVCMOS outputs  
are designed to drive 50Ω series or parallel ter-  
• 250ps bank skew, 300ps output skew, 350ps multiple  
frequency skew, 700ps part-to-part skew  
minated transmission lines. The effective fanout can be in-  
creased from 20 to 40 by utilizing the ability of the outputs to  
drive two series terminated lines.  
• Selectable inverting and non-inverting outputs  
• LVCMOS / LVTTLclock input  
The divide select inputs, DIV_SELx, control the output fre-  
quency of each bank. The outputs can be utilized in the ÷1,  
÷2 or a combination of ÷1 and ÷2 modes. The master reset/  
output enable input, nMR/OE, resets the internal dividers and  
controls the active and high impedance states of all outputs.  
The output polarity inputs, INV0:1, control the polarity (invert-  
ing or non-inverting) of the outputs of each bank. Outputs  
QA0-QA4 are inverting for every combination of the INV0:1  
input. The timing relationship between the inverting and non-  
inverting outputs at different frequencies is shown in the Tim-  
ing Diagrams.  
• LVCMOS / LVTTLcontrol inputs  
• Bank enable logic allows unused banks to be disabled  
in reduced fanout applications  
• 3.3V or mixed 3.3V input, 2.5V output operating  
supply modes  
• 48 lead low-profile QFP (LQFP), 7mm x 7mm x 1.4mm  
package body, 0.5mm package lead pitch  
• 0°C to 70°C ambient operating temperature  
• Other divide values available on request  
The ICS8701-01 is characterized at 3.3V and mixed 3.3V in-  
put supply, and 2.5V output supply operating modes. Guar-  
anteed bank, output and part-to-part skew characteristics  
make the ICS8701-01 ideal for those clock distribution appli-  
cations demanding well defined performance and repeatabil-  
ity.  
BLOCK DIAGRAM  
PIN ASSIGNMENT  
1
0
÷1  
÷2  
LVCMOS_CLK  
DIV_SELA  
QAO - QA4  
QB0 - QB4  
QC0 - QC4  
QD0 - QD4  
48 47 46 45 44 43 42 41 40 39 38 37  
QC3  
VDDOC  
QC4  
1
36  
35  
34  
33  
32  
31  
30  
29  
28  
27  
26  
25  
QB1  
1
0
2
VDDOB  
QB0  
3
QD0  
4
QA4  
DIV_SELB  
DIV_SELC  
VDDOD  
QD1  
5
VDDOA  
QA3  
6
1
0
ICS8701-01  
GND  
7
GND  
QA2  
QD2  
8
GND  
9
GND  
QA1  
QD3  
10  
11  
12  
1
0
VDDOD  
QD4  
VDDOA  
QA0  
13 14 15 16 17 18 19 20 21 22 23 24  
DIV_SELD  
nMR/OE  
Output  
Polarity  
Control  
INV0  
INV1  
48-Pin LQFP  
Y Package  
Top View  
8701-01  
www.icst.com  
REV. A - AUGUST 28, 2000  
1
1234567...10

中文翻译

下载PDF

与ICS8701-01Y相关器件

型号 品牌 获取价格 描述 数据表
ICS8701-01YLF IDT

获取价格

 		Clock Generator, 250MHz, PQFP48, 7 X 7 MM, 1.40 MM HEIGHT, 0.50 MM PITCH, LQFP-48
ICS8701-01YT ICSI

获取价格

 		LOW SKEW ±1, ±2 CLOCK GENERATOR W/POLARITY CO
ICS87016AY IDT

获取价格

 		Low Skew Clock Driver, 87016 Series, 16 True Output(s), 0 Inverted Output(s), CMOS, 7 X 7
ICS8701AY-01 IDT

获取价格

 		Low Skew Clock Driver, 15 True Output(s), 5 Inverted Output(s), CMOS, PQFP48, 7 X 7 MM, 1.
ICS8701AY-01LF IDT

获取价格

 		Low Skew Clock Driver, 15 True Output(s), 5 Inverted Output(s), PQFP48, 7 X 7 MM, 1.40 MM
ICS8701AY-01LFT IDT

获取价格

 		Low Skew Clock Driver, 15 True Output(s), 5 Inverted Output(s), PQFP48, 7 X 7 MM, 1.40 MM
ICS8701AY-01T IDT

获取价格

 		Low Skew Clock Driver, 15 True Output(s), 5 Inverted Output(s), CMOS, PQFP48, 7 X 7 MM, 1.
ICS8701AYI-01 IDT

获取价格

 		Low Skew Clock Driver, 20 True Output(s), 0 Inverted Output(s), PQFP48, 7 X 7 MM, 1.40 MM
ICS8701AYI-01LF IDT

获取价格

 		Low Skew Clock Driver, 20 True Output(s), 0 Inverted Output(s), PQFP48, 7 X 7 MM, 1.40 MM
ICS8701AYI-01LFT IDT

获取价格

 		Low Skew Clock Driver, 20 True Output(s), 0 Inverted Output(s), PQFP48, 7 X 7 MM, 1.40 MM

与ICS8701-01Y相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证