5秒后页面跳转
捷配首页

Datasheet > EPM7064AETI44-7
EPM7064AETI44-7 PDF预览

EPM7064AETI44-7

更新时间： 2024-01-24 02:29:21
品牌 Logo 应用领域
阿尔特拉 - ALTERA 时钟输入元件可编程逻辑
页数 文件大小 规格书
64页 437K
描述
EE PLD, 7.5ns, 64-Cell, CMOS, PQFP44, TQFP-44

阅读下载

中文翻译

获取价格

EPM7064AETI44-7 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Transferred零件包装代码：QFP
包装说明：LQFP, TQFP44,.47SQ,32针数：44
Reach Compliance Code：unknownECCN代码：EAR99
HTS代码：8542.39.00.01风险等级：3.85
Samacsys Description：Programmable Logic Device架构：PLA-TYPE
最大时钟频率：135.1 MHz系统内可编程：YES
JESD-30 代码：S-PQFP-G44JESD-609代码：e3
JTAG BST：YES长度：10 mm
湿度敏感等级：3专用输入次数：
I/O 线路数量：36输入次数：36
宏单元数：64输出次数：36
产品条款数：2048端子数量：44
最高工作温度：85 °C最低工作温度：-40 °C
组织：0 DEDICATED INPUTS, 36 I/O输出函数：MACROCELL
封装主体材料：PLASTIC/EPOXY封装代码：LQFP
封装等效代码：TQFP44,.47SQ,32封装形状：SQUARE
封装形式：FLATPACK, LOW PROFILE峰值回流温度（摄氏度）：260
电源：2.5/3.3,3.3 V可编程逻辑类型：EE PLD
传播延迟：7.5 ns认证状态：Not Qualified
座面最大高度：1.27 mm子类别：Programmable Logic Devices
最大供电电压：3.6 V最小供电电压：3 V
标称供电电压：3.3 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子面层：Matte Tin (Sn) - annealed端子形式：GULL WING
端子节距：0.8 mm端子位置：QUAD
处于峰值回流温度下的最长时间：40宽度：10 mm

EPM7064AETI44-7 数据手册

 浏览型号EPM7064AETI44-7的Datasheet PDF文件第2页浏览型号EPM7064AETI44-7的Datasheet PDF文件第3页浏览型号EPM7064AETI44-7的Datasheet PDF文件第4页浏览型号EPM7064AETI44-7的Datasheet PDF文件第5页浏览型号EPM7064AETI44-7的Datasheet PDF文件第6页浏览型号EPM7064AETI44-7的Datasheet PDF文件第7页 
MAX 7000A  
Programmable Logic  
Device  
Includes  
MAX 7000AE  
®
September 2003, ver. 4.5  
Data Sheet  
■
■
High-performance 3.3-V EEPROM-based programmable logic  
devices (PLDs) built on second-generation Multiple Array MatriX  
(MAX®) architecture (see Table 1)  
3.3-V in-system programmability (ISP) through the built-in  
IEEE Std. 1149.1 Joint Test Action Group (JTAG) interface with  
advanced pin-locking capability  
Features...  
–
MAX 7000AE device in-system programmability (ISP) circuitry  
compliant with IEEE Std. 1532  
–
EPM7128A and EPM7256A device ISP circuitry compatible with  
IEEE Std. 1532  
■
■
■
Built-in boundary-scan test (BST) circuitry compliant with  
IEEE Std. 1149.1  
Supports JEDEC Jam Standard Test and Programming Language  
(STAPL) JESD-71  
Enhanced ISP features  
–
–
–
Enhanced ISP algorithm for faster programming (excluding  
EPM7128A and EPM7256A devices)  
ISP_Done bit to ensure complete programming (excluding  
EPM7128A and EPM7256A devices)  
Pull-up resistor on I/O pins during in-system programming  
■
■
■
Pin-compatible with the popular 5.0-V MAX 7000S devices  
High-density PLDs ranging from 600 to 10,000 usable gates  
Extended temperature range  
For information on in-system programmable 5.0-V MAX 7000 or 2.5-V  
MAX 7000B devices, see the MAX 7000 Programmable Logic Device Family  
Data Sheet or the MAX 7000B Programmable Logic Device Family Data Sheet.  
f
Altera Corporation  
1
DS-M7000A-4.5  
1234567...64

中文翻译

下载PDF

与EPM7064AETI44-7相关器件

型号 品牌 获取价格 描述 数据表
EPM7064AETI44-7N INTEL

获取价格

 		EE PLD, 7.5ns, 64-Cell, CMOS, PQFP44, TQFP-44
EPM7064AEUC49-10 ALTERA

获取价格

 		EE PLD, 10ns, CMOS, PBGA49, ULTRA FINE LINE, BGA-49
EPM7064AEUC49-7 ALTERA

获取价格

 		EE PLD, 7.5ns, CMOS, PBGA49, ULTRA FINE LINE, BGA-49
EPM7064B ALTERA

获取价格

 		Programmable Logic Device
EPM7064BBC169-3 INTEL

获取价格

 		Programmable Logic Device
EPM7064BBC169-5 ETC

获取价格

 		ASIC
EPM7064BBC169-7 INTEL

获取价格

 		Programmable Logic Device
EPM7064BBC49-3 INTEL

获取价格

 		Programmable Logic Device
EPM7064BBC49-5 INTEL

获取价格

 		Programmable Logic Device
EPM7064BBC49-7 INTEL

获取价格

 		Programmable Logic Device

与EPM7064AETI44-7相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证