Datasheet > EPF6010ATI100-2N

EPF6010ATI100-2N

更新时间： 2024-11-06 20:58:51

品牌	Logo	应用领域
阿尔特拉 - ALTERA		时钟 LTE 输入元件可编程逻辑
页数	文件大小	规格书
52页	374K
描述
Loadable PLD, PQFP100, TQFP-100

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

EPF6010ATI100-2N 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Transferred	零件包装代码：	QFP
包装说明：	LFQFP,	针数：	100
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.12
其他特性：	ALSO CONFIGURABLE WITH 5V VCC	最大时钟频率：	153 MHz
JESD-30 代码：	S-PQFP-G100	JESD-609代码：	e3
长度：	14 mm	湿度敏感等级：	3
专用输入次数：	4	I/O 线路数量：	71
端子数量：	100	组织：	4 DEDICATED INPUTS, 71 I/O
输出函数：	MACROCELL	封装主体材料：	PLASTIC/EPOXY
封装代码：	LFQFP	封装形状：	SQUARE
封装形式：	FLATPACK, LOW PROFILE, FINE PITCH	峰值回流温度（摄氏度）：	260
可编程逻辑类型：	LOADABLE PLD	认证状态：	Not Qualified
座面最大高度：	1.27 mm	最大供电电压：	3.6 V
最小供电电压：	3 V	标称供电电压：	3.3 V
表面贴装：	YES	端子面层：	MATTE TIN (472) OVER COPPER
端子形式：	GULL WING	端子节距：	0.5 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	40
宽度：	14 mm	Base Number Matches：	1

EPF6010ATI100-2N 数据手册

FLEX 6000

Programmable Logic

Device Family

March 2001, ver. 4.1

Data Sheet

■

Provides an ideal low-cost, programmable alternative to high-

volume gate array applications and allows fast design changes

during prototyping or design testing

Features...

Product features

–

OptiFLEX^®architecture that increases device area efficiency

Typical gates ranging from 5,000 to 24,000 gates (see Table 1)

Built-in low-skew clock distribution tree

100% functional testing of all devices; test vectors or scan chains

are not required

■

System-level features

–

In-circuit reconfigurability (ICR) via external configuration

device or intelligent controller

–

5.0-V devices are fully compliant with peripheral component

interconnect Special Interest Group (PCI SIG) PCI Local Bus

Specification, Revision 2.2

–

Built-in Joint Test Action Group (JTAG) boundary-scan test

(BST) circuitry compliant with IEEE Std. 1149.1-1990, available

without consuming additional device logic

–

MultiVolt^TMI/O interface operation, allowing a device to bridge

between systems operating at different voltages

Low power consumption (typical specification less than 0.5 mA

in standby mode)

3.3-V devices support hot-socketing

Table 1. FLEX 6000 Device Features

Feature

EPF6010A

EPF6016

EPF6016A

EPF6024A

Typical gates (1)

10,000

880

16,000

1,320

204

16,000

1,320

171

24,000

1,960

218

Logic elements (LEs)

Maximum I/O pins

Supply voltage (V_CCINT

102

)

3.3 V

5.0 V

3.3 V

Note:

(1) The embedded IEEE Std. 1149.1 JTAG circuitry adds up to 14,000 gates in addition to the listed typical gates.

Altera Corporation

A-DS-F6000-04.1

12 3 4 5 6 7...52

中文翻译

下载PDF

EPF6010ATI100-2N 替代型号

型号	品牌	替代类型	描述	数据表
EPF6010ATC100-2N	ALTERA	类似代替	Loadable PLD, PQFP100, TQFP-100

与EPF6010ATI100-2N相关器件

型号	品牌	获取价格	描述	数据表
EPF6010ATI144-1	INTEL	获取价格	Loadable PLD, CMOS, PQFP144, TQFP-144
EPF6010ATI144-3	INTEL	获取价格	Loadable PLD, CMOS, PQFP144, TQFP-144
EPF6016	ALTERA	获取价格	Programmable Logic Device Family
EPF6016A	ALTERA	获取价格	Programmable Logic Device Family
EPF6016AFC256-3	ALTERA	获取价格	Loadable PLD, CMOS, PBGA256, FINE LINE, BGA-256
EPF6016AFI100-3	INTEL	获取价格	Loadable PLD, CMOS, PBGA100, FINE LINE, BGA-100
EPF6016AFI256-1	ALTERA	获取价格	Loadable PLD, CMOS, PBGA256, FINE LINE, BGA-256
EPF6016AFI256-2	INTEL	获取价格	Loadable PLD, CMOS, PBGA256, FINE LINE, BGA-256
EPF6016AQC208-2	ALTERA	获取价格	Programmable Logic Device Family
EPF6016AQC208-3	ALTERA	获取价格	Loadable PLD, CMOS, PQFP208, PLASTIC, QFP-208

与EPF6010ATI100-2N相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

14
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

12
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

36
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

33

产品中心

服务支持

精选活动

关于我们

帮助中心

EPF6010ATI100-2N

EPF6010ATI100-2N 技术参数

EPF6010ATI100-2N 数据手册

EPF6010ATI100-2N 替代型号

与EPF6010ATI100-2N相关器件

与EPF6010ATI100-2N相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

EPF6010ATI100-2N

EPF6010ATI100-2N 技术参数

EPF6010ATI100-2N 数据手册

EPF6010ATI100-2N 替代型号

与EPF6010ATI100-2N相关器件

与EPF6010ATI100-2N相关文章

您还可以找

您在本页遇到什么问题？