5秒后页面跳转
捷配首页

Datasheet > DM2212T1-12
DM2212T1-12 PDF预览

DM2212T1-12

更新时间： 2024-01-14 16:14:29
品牌 Logo 应用领域
铁电 - RAMTRON 动态存储器光电二极管内存集成电路
页数 文件大小 规格书
19页 156K
描述
Cache DRAM, 1MX4, 30ns, MOS, PDSO44, 0.300 INCH, PLASTIC, TSOP2-44

阅读下载

中文翻译

获取价格

DM2212T1-12 技术参数

是否无铅：含铅是否Rohs认证：不符合
生命周期：Obsolete零件包装代码：TSOP2
包装说明：TSOP, TSOP44,.36,32针数：44
Reach Compliance Code：unknownECCN代码：EAR99
HTS代码：8542.32.00.02风险等级：5.92
Is Samacsys：N访问模式：FAST PAGE/STATIC COLUMN
最长访问时间：30 ns其他特性：RAS ONLY/CAS BEFORE RAS/HIDDEN/SELF REFRESH; 512 X 4 SRAM
I/O 类型：COMMONJESD-30 代码：R-PDSO-G44
JESD-609代码：e0内存密度：4194304 bit
内存集成电路类型：CACHE DRAM内存宽度：4
功能数量：1端口数量：1
端子数量：44字数：1048576 words
字数代码：1000000工作模式：ASYNCHRONOUS
最高工作温度：70 °C最低工作温度：
组织：1MX4输出特性：3-STATE
封装主体材料：PLASTIC/EPOXY封装代码：TSOP
封装等效代码：TSOP44,.36,32封装形状：RECTANGULAR
封装形式：SMALL OUTLINE峰值回流温度（摄氏度）：NOT SPECIFIED
电源：3.3 V认证状态：Not Qualified
刷新周期：1024自我刷新：YES
最大待机电流：0.001 A子类别：DRAMs
最大压摆率：0.225 mA最大供电电压 (Vsup)：3.6 V
最小供电电压 (Vsup)：3 V标称供电电压 (Vsup)：3.3 V
表面贴装：YES技术：MOS
温度等级：COMMERCIAL端子面层：Tin/Lead (Sn/Pb)
端子形式：GULL WING端子节距：0.8 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
Base Number Matches：1

DM2212T1-12 数据手册

 浏览型号DM2212T1-12的Datasheet PDF文件第4页浏览型号DM2212T1-12的Datasheet PDF文件第5页浏览型号DM2212T1-12的Datasheet PDF文件第6页浏览型号DM2212T1-12的Datasheet PDF文件第8页浏览型号DM2212T1-12的Datasheet PDF文件第9页浏览型号DM2212T1-12的Datasheet PDF文件第10页 
Switching Characteristics (continued)  
V = 5V ± 5% (+5 Volt Option), V = 3.3V ± 0.3V% (+3.3 Volt Option), C = 50pf, T = 0 to 70°C (Commercial), -40 to 85°C (Industrial)  
CC  
CC  
L
A
-12  
-15  
Symbol  
Description  
Units  
Min  
Max  
64  
Min  
Max  
64  
t
Row Enable Active Time, Cache Hit (Row=LRR) Read Cycle  
Refresh Period  
8
10  
ns  
ms  
ns  
ns  
ns  
ns  
ns  
RE1  
t
REF  
t
t
t
t
t
Output Enable Don't Care From Row Enable (Write, Cache Miss), O/P Hi Z  
Row Enable High to Output Turn-On After Write Miss  
Row Precharge Time  
9
0
10  
0
RGX  
RQX1  
(2,6)  
12  
15  
(7)  
RP  
20  
8
25  
10  
100  
Row Precharge Time, Cache Hit (Row=LRR) Read Cycle  
Row Precharge Time, Self-Refresh Mode  
RP1  
RP2  
100  
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
t
0
12  
35  
12  
12  
0
0
15  
40  
15  
15  
0
Read Hold Time From Row Enable (Write Only)  
Last Write Address Latch to End of Write  
Row Enable to Column Address Latch Low For Second Write  
Last Write Enable to End of Write  
Column Address Cycle Time  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
RRH  
RSH  
RSW  
RWL  
SC  
Select Hold From Row Enable  
SHR  
(1)  
SQV  
Chip Select Access Time  
12  
12  
8
15  
15  
10  
(2,3)  
SQX  
0
0
0
0
Output Turn-On From Select Low  
Output Turn-Off From Chip Select  
Select Setup Time to Row Enable  
Transition Time (Rise and Fall)  
(4,5)  
SQZ  
SSR  
T
5
5
1
1
10  
10  
12  
5
15  
5
Write Enable Cycle Time  
WC  
WCH  
WHR  
WI  
Column Address Latch Low to Write Enable Inactive Time  
Write Enable Hold After /RE  
(7)  
0
0
5
5
Write Enable Inactive Time  
5
5
Write Enable Active Time  
WP  
(1)  
WQV  
12  
12  
12  
15  
15  
15  
Data Valid From Write Enable High  
Data Output Turn-On From Write Enable High  
Data Turn-Off From Write Enable Low  
Write Enable Setup Time to Row Enable  
Write to Read Recovery (Following Write Miss)  
(2,5)  
WQX  
0
0
5
0
0
5
(3,4)  
WQZ  
WRP  
WRR  
16  
18  
(1) V Timing Reference Point at 1.5V  
OUT  
(2) Parameter Defines Time When Output is Enabled (Sourcing or Sinking Current) and is Not Referenced to V or V  
OH  
OL  
(3) Minimum Specification is Referenced from V and Maximum Specification is Referenced from V on Input Control Signal  
IH  
IL  
(4) Parameter Defines Time When Output Achieves Open-Circuit Condition and is Not Referenced to V or V  
OH  
OL  
(5) Minimum Specification is Referenced from V and Maximum Specification is Referenced from V on Input Control Signal  
IL  
IH  
(6) Access Parameter Applies When /CAL Has Not Been Asserted Prior to t  
RAC2  
(7) For Write-Per-Bit Devices, t  
is Limited By Data Input Setup Time, t  
WHR  
DS  
1-25  
1...45678910...19

中文翻译

下载PDF

与DM2212T1-12相关器件

型号 品牌 获取价格 描述 数据表
DM2212T1-12I RAMTRON

获取价格

 		Cache DRAM, 1MX4, 12ns, CMOS, PDSO44
DM2212T1-12L RAMTRON

获取价格

 		Cache DRAM, 1MX4, 30ns, MOS, PDSO44, 0.300 INCH, PLASTIC, TSOP2-44
DM2212T1-15 RAMTRON

获取价格

 		Cache DRAM, 1MX4, 15ns, CMOS, PDSO44
DM2212T1-15I ETC

获取价格

 		Enhanced DRAM (EDRAM)
DM2212T1-15L ETC

获取价格

 		Enhanced DRAM (EDRAM)
DM2212T-12 ETC

获取价格

 		Enhanced DRAM (EDRAM)
DM2212T-12I ETC

获取价格

 		Enhanced DRAM (EDRAM)
DM2212T-12L RAMTRON

获取价格

 		Cache DRAM, 1MX4, 12ns, CMOS, PDSO44,
DM2212T-12L CYPRESS

获取价格

 		Cache DRAM, 1MX4, 12ns, CMOS, PDSO44,
DM2212T-15 ETC

获取价格

 		Enhanced DRAM (EDRAM)

与DM2212T1-12相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证