5秒后页面跳转
捷配首页

Datasheet > 存储 > SRAM> CY7C143-55JI
CY7C143-55JI PDF预览

CY7C143-55JI

更新时间： 2024-11-30 22:03:35
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 存储内存集成电路静态存储器
页数 文件大小 规格书
13页 551K
描述
2K x 16 Dual-Port Static RAM

阅读下载

中文翻译

获取价格

CY7C143-55JI 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：LCC包装说明：QCCJ, LDCC68,1.0SQ
针数：68Reach Compliance Code：not_compliant
ECCN代码：EAR99HTS代码：8542.32.00.41
风险等级：5.28最长访问时间：55 ns
其他特性：AUTOMATIC POWER-DOWNI/O 类型：COMMON
JESD-30 代码：S-PQCC-J68JESD-609代码：e0
长度：24.2316 mm内存密度：32768 bit
内存集成电路类型：DUAL-PORT SRAM内存宽度：16
功能数量：1端口数量：2
端子数量：68字数：2048 words
字数代码：2000工作模式：ASYNCHRONOUS
最高工作温度：85 °C最低工作温度：-40 °C
组织：2KX16输出特性：3-STATE
可输出：YES封装主体材料：PLASTIC/EPOXY
封装代码：QCCJ封装等效代码：LDCC68,1.0SQ
封装形状：SQUARE封装形式：CHIP CARRIER
并行/串行：PARALLEL峰值回流温度（摄氏度）：225
电源：5 V认证状态：Not Qualified
座面最大高度：5.08 mm最大待机电流：0.015 A
最小待机电流：2 V子类别：SRAMs
最大压摆率：0.25 mA最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：4.5 V标称供电电压 (Vsup)：5 V
表面贴装：YES技术：CMOS
温度等级：INDUSTRIAL端子面层：Tin/Lead (Sn/Pb)
端子形式：J BEND端子节距：1.27 mm
端子位置：QUAD处于峰值回流温度下的最长时间：30
宽度：24.2316 mmBase Number Matches：1

CY7C143-55JI 数据手册

 浏览型号CY7C143-55JI的Datasheet PDF文件第2页浏览型号CY7C143-55JI的Datasheet PDF文件第3页浏览型号CY7C143-55JI的Datasheet PDF文件第4页浏览型号CY7C143-55JI的Datasheet PDF文件第5页浏览型号CY7C143-55JI的Datasheet PDF文件第6页浏览型号CY7C143-55JI的Datasheet PDF文件第7页 
CY7C133  
CY7C143  
2K x 16 Dual-Port Static RAM  
Features  
Functional Description  
• True dual-ported memory cells which allow  
The CY7C133 and CY7C143 are high-speed CMOS 2K by 16  
dual-port static RAMs. Two ports are provided permitting  
independent access to any location in memory. The CY7C133  
can be utilized as either a stand-alone 16-bit dual-port static  
RAM or as a master dual-port RAM in conjunction with the  
CY7C143 slave dual-port device in systems requiring 32-bit or  
greater word widths. It is the solution to applications requiring  
shared or buffered data, such as cache memory for DSP,  
bit-slice, or multiprocessor designs.  
simultaneous reads of the same memory location  
• 2K x 16 organization  
• 0.65-micron CMOS for optimum speed/power  
• High-speed access: 25/35/55 ns  
• Low operating power: ICC = 150 mA (typ.)  
• Fully asynchronous operation  
• Master CY7C133 expands data bus width to 32 bits or  
more using slave CY7C143  
• BUSY output flag on CY7C133; BUSY input flag on  
CY7C143  
• Available in 68-pin PLCC  
Each port has independent control pins; Chip Enable (CE),  
Write Enable (R/WUB, R/WLB), and Output Enable (OE).  
BUSY signals that the port is trying to access the same  
location currently being accessed by the other port. An  
automatic power-down feature is controlled independently on  
each port by the Chip Enable (CE) pin.  
The CY7C133 and CY7C143 are available in 68-pin PLCC.  
Logic Block Diagram  
CE  
R
CE  
L
R/W  
LUB  
R/W  
RUB  
R/W  
RLB  
R/W  
LLB  
OE  
R
OE  
L
I/O – I/O  
I/O – I/O  
8R  
8L  
15L  
15R  
I/O  
CONTROL  
I/O  
CONTROL  
I/O – I/O  
0L  
I/O – I/O  
0R  
7L  
7R  
]
[1  
[1]  
BUSY  
BUSY  
L
R
A
A
10L  
10R  
0R  
ADDRESS  
DECODER  
ADDRESS  
DECODER  
MEMORY  
ARRAY  
A
0L  
A
ARBITRATION  
LOGIC  
CE  
OE  
CE  
L
L
R
OE  
R
(CY7C133 ONLY)  
R/W  
R/W  
RUB  
RLB  
LUB  
R/W  
R/W  
LLB  
Note:  
1. CY7C133 (Master): BUSY is open drain output and requires pull-up resistor. CY7C143 (Slave): BUSY is input.  
Cypress Semiconductor Corporation  
Document #: 38-06036 Rev. *B  
•
3901 North First Street  
•
San Jose, CA 95134  
•
408-943-2600  
Revised June 22, 2004  
1234567...13

中文翻译

下载PDF

与CY7C143-55JI相关器件

型号 品牌 获取价格 描述 数据表
CY7C143-55JIR CYPRESS

获取价格

 		暂无描述
CY7C143-55JIT CYPRESS

获取价格

 		暂无描述
CY7C144 CYPRESS

获取价格

 		8K x 8/9 Dual-Port Static RAM with Sem, Int, Busy
CY7C144_09 CYPRESS

获取价格

 		8K x 8/9 Dual-Port Static RAM with SEM, INT, BUSY
CY7C1440AV25 CYPRESS

获取价格

 		36-Mbit (1M x 36/2M x 18/512K x 72) Pipelined Sync SRAM
CY7C1440AV25-167AXC CYPRESS

获取价格

 		36-Mbit (1M x 36/2M x 18/512K x 72) Pipelined Sync SRAM
CY7C1440AV25-167AXI CYPRESS

获取价格

 		36-Mbit (1M x 36/2M x 18/512K x 72) Pipelined Sync SRAM
CY7C1440AV25-167BZC CYPRESS

获取价格

 		36-Mbit (1M x 36/2M x 18/512K x 72) Pipelined Sync SRAM
CY7C1440AV25-167BZI CYPRESS

获取价格

 		36-Mbit (1M x 36/2M x 18/512K x 72) Pipelined Sync SRAM
CY7C1440AV25-167BZXC CYPRESS

获取价格

 		36-Mbit (1M x 36/2M x 18/512K x 72) Pipelined Sync SRAM

与CY7C143-55JI相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证