5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 时钟驱动器> CY7B9910-7SI
CY7B9910-7SI PDF预览

CY7B9910-7SI

更新时间： 2024-09-18 23:16:27
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 时钟驱动器逻辑集成电路光电二极管信息通信管理
页数 文件大小 规格书
7页 165K
描述
Low Skew Clock Buffer

阅读下载

中文翻译

获取价格

CY7B9910-7SI 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：SOIC包装说明：0.300 INCH, MO-119, SOIC-24
针数：24Reach Compliance Code：not_compliant
HTS代码：8542.39.00.01风险等级：5.73
系列：7B输入调节：STANDARD
JESD-30 代码：R-PDSO-G24JESD-609代码：e0
长度：15.392 mm逻辑集成电路类型：PLL BASED CLOCK DRIVER
最大I（ol）：0.046 A湿度敏感等级：1
功能数量：1反相输出次数：
端子数量：24实输出次数：8
最高工作温度：85 °C最低工作温度：-40 °C
封装主体材料：PLASTIC/EPOXY封装代码：SOP
封装等效代码：SOP24,.4封装形状：RECTANGULAR
封装形式：SMALL OUTLINE峰值回流温度（摄氏度）：225
电源：5 VProp。Delay @ Nom-Sup：0.7 ns
传播延迟（tpd）：0.7 ns认证状态：Not Qualified
Same Edge Skew-Max（tskwd）：0.75 ns座面最大高度：2.667 mm
子类别：Clock Drivers最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：4.5 V标称供电电压 (Vsup)：5 V
表面贴装：YES技术：BICMOS
温度等级：INDUSTRIAL端子面层：Tin/Lead (Sn/Pb)
端子形式：GULL WING端子节距：1.27 mm
端子位置：DUAL处于峰值回流温度下的最长时间：30
宽度：7.5057 mm最小 fmax：80 MHz
Base Number Matches：1

CY7B9910-7SI 数据手册

 浏览型号CY7B9910-7SI的Datasheet PDF文件第2页浏览型号CY7B9910-7SI的Datasheet PDF文件第3页浏览型号CY7B9910-7SI的Datasheet PDF文件第4页浏览型号CY7B9910-7SI的Datasheet PDF文件第5页浏览型号CY7B9910-7SI的Datasheet PDF文件第6页浏览型号CY7B9910-7SI的Datasheet PDF文件第7页 
1CY7B9920  
fax id: 3516  
CY7B9910  
CY7B9920  
Low Skew  
Clock Buffer  
Features  
Block Diagram Description  
• All outputs skew <100 ps typical (250 max.)  
• 15- to 80-MHz output operation  
• Zero input to output delay  
• 50% duty-cycle outputs  
• Outputs drive 50Ω terminated lines  
• Low operating current  
Phase Frequency Detector and Filter  
These two blocks accept inputs from the reference frequency  
(REF) input and the feedback (FB) input and generate correc-  
tion information to control the frequency of the Voltage-Con-  
trolled Oscillator (VCO). These blocks, along with the VCO,  
form a Phase-Locked Loop (PLL) that tracks the incoming  
REF signal.  
• 24-pin SOIC package  
VCO  
• Jitter: <200 ps peak to peak, <25 ps RMS  
• Compatible with Pentium™-based processors  
The VCO accepts analog control inputs from the PLL filter  
block and generates a frequency. The operational range of the  
VCO is determined by the FS control pin.  
Functional Description  
The CY7B9910 and CY7B9920 Low Skew Clock Buffers offer  
low-skew system clock distribution. These multiple-output  
clock drivers optimize the timing of high-performance comput-  
er systems. Eight individual drivers can each drive terminated  
transmission lines with impedances as low as 50Ω while deliv-  
ering minimal and specified output skews and full-swing logic  
levels (CY7B9910 TTL or CY7B9920 CMOS).  
Test Mode  
The TEST input is a three-level input. In normal system oper-  
ation, this pin is connected to ground, allowing the  
CY7B9910/CY7B9920 to operate as explained above. (For  
testing purposes, any of the three-level inputs can have a re-  
movable jumper to ground, or be tied LOW through a 100Ω  
resistor. This will allow an external tester to change the state of  
these pins.)  
The completely integrated PLL allows “zero delay” capability.  
External divide capability, combined with the internal PLL, allows  
distribution of a low-frequency clock that can be multiplied by virtu-  
ally any factor at the clock destination. This facility minimizes clock  
distribution difficulty while allowing maximum system clock speed  
and flexibility.  
If the TEST input is forced to its MID or HIGH state, the device  
will operate with its internal phase-locked loop disconnected,  
and input levels supplied to REF will directly control all outputs.  
Relative output to output functions are the same as in normal  
mode.  
Logic Block Diagram  
Pin Configuration  
TEST  
Voltage  
Controlled  
Oscillator  
PHASE  
FREQ  
DET  
FB  
FILTER  
REF  
SOIC  
Top View  
FS  
REF  
1
24  
23  
22  
21  
GND  
TEST  
NC  
Q0  
Q1  
Q2  
Q3  
Q4  
Q5  
Q6  
Q7  
V
CCQ  
FS  
2
3
NC  
4
GND  
V
CCQ  
20  
19  
18  
17  
16  
15  
5
V
CCN  
6
V
CCN  
Q0  
7B9910  
7B9920  
Q7  
Q6  
GND  
Q5  
Q4  
7
Q1  
GND  
Q2  
8
9
10  
11  
12  
14  
13  
Q3  
V
CCN  
V
CCN  
FB  
7B9910–1  
7B9910–2  
Pentium is a trademark of Intel Corporation.  
Cypress Semiconductor Corporation  
•
3901 North First Street  
•
San Jose  
•
CA 95134  
•
408-943-2600  
November 1994 – Revised July 7, 1997  
1234567

中文翻译

下载PDF

与CY7B9910-7SI相关器件

型号 品牌 获取价格 描述 数据表
CY7B9910-7SI[20] CYPRESS

获取价格

 		Low Skew Clock Buffer
CY7B9910-7SIT CYPRESS

获取价格

 		PLL Based Clock Driver, 7B Series, 8 True Output(s), 0 Inverted Output(s), BICMOS, PDSO24,
CY7B9910-7SXC CYPRESS

获取价格

 		Low Skew Clock Buffer
CY7B9910-7SXC ROCHESTER

获取价格

 		7B SERIES, PLL BASED CLOCK DRIVER, 8 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO24, 0.300 I
CY7B9910-7SXCT CYPRESS

获取价格

 		Low Skew Clock Buffer
CY7B9911 CYPRESS

获取价格

 		High-Speed Low-Voltage Programmable Skew Clock Buffer LV-PSCB
CY7B9911_07 CYPRESS

获取价格

 		Programmable Skew Clock Buffer
CY7B9911_08 CYPRESS

获取价格

 		Programmable Skew Clock Buffer
CY7B9911-5JC CYPRESS

获取价格

 		Programmable Skew Clock Buffer (PSCB)
CY7B9911-5JCT CYPRESS

获取价格

 		Programmable Skew Clock Buffer

与CY7B9910-7SI相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证