5秒后页面跳转
捷配首页

Datasheet > CY62148DV30LL-55SXIT
CY62148DV30LL-55SXIT PDF预览

CY62148DV30LL-55SXIT

更新时间： 2024-01-12 01:45:08
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 静态存储器光电二极管内存集成电路
页数 文件大小 规格书
15页 374K
描述
Standard SRAM, 512KX8, 55ns, CMOS, PDSO32, 0.450 INCH, LEAD FREE, PLASTIC, SOIC-32

阅读下载

中文翻译

获取价格

CY62148DV30LL-55SXIT 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Obsolete包装说明：0.450 INCH, LEAD FREE, PLASTIC, SOIC-32
Reach Compliance Code：compliantECCN代码：3A991.B.2.A
HTS代码：8542.32.00.41风险等级：5.82
最长访问时间：55 nsI/O 类型：COMMON
JESD-30 代码：R-PDSO-G32JESD-609代码：e4
长度：20.4465 mm内存密度：4194304 bit
内存集成电路类型：STANDARD SRAM内存宽度：8
湿度敏感等级：3功能数量：1
端子数量：32字数：524288 words
字数代码：512000工作模式：ASYNCHRONOUS
最高工作温度：85 °C最低工作温度：-40 °C
组织：512KX8输出特性：3-STATE
封装主体材料：PLASTIC/EPOXY封装代码：SOP
封装等效代码：SOP32,.56封装形状：RECTANGULAR
封装形式：SMALL OUTLINE并行/串行：PARALLEL
峰值回流温度（摄氏度）：260电源：2.5/3.3 V
认证状态：Not Qualified座面最大高度：2.997 mm
最大待机电流：0.000006 A最小待机电流：1.5 V
子类别：SRAMs最大压摆率：0.01 mA
最大供电电压 (Vsup)：3.6 V最小供电电压 (Vsup)：2.2 V
标称供电电压 (Vsup)：3 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)端子形式：GULL WING
端子节距：1.27 mm端子位置：DUAL
处于峰值回流温度下的最长时间：30宽度：11.303 mm
Base Number Matches：1

CY62148DV30LL-55SXIT 数据手册

 浏览型号CY62148DV30LL-55SXIT的Datasheet PDF文件第2页浏览型号CY62148DV30LL-55SXIT的Datasheet PDF文件第3页浏览型号CY62148DV30LL-55SXIT的Datasheet PDF文件第4页浏览型号CY62148DV30LL-55SXIT的Datasheet PDF文件第5页浏览型号CY62148DV30LL-55SXIT的Datasheet PDF文件第6页浏览型号CY62148DV30LL-55SXIT的Datasheet PDF文件第7页 
CY62148DV30  
4-Mbit (512 K × 8) MoBL® Static RAM  
4-Mbit (512  
K × 8) MoBL® Static RAM  
Features  
Functional Description  
■ Temperature Ranges  
❐ Industrial: –40 °C to 85 °C  
The CY62148DV30 [1] is a high-performance CMOS static RAM  
organized as 512K words by 8 bits. This device features  
advanced circuit design to provide ultra-low active current. This  
is ideal for providing More Battery Life™ (MoBL) in portable  
applications such as cellular telephones. The device also has an  
automatic power-down feature that significantly reduces power  
consumption. The device can be put into standby mode reducing  
power consumption when deselected (CE HIGH).The eight input  
■ Very high speed: 55 ns  
❐ Wide voltage range: 2.20 V–3.60 V  
■ Pin-compatible with CY62148CV25, CY62148CV30 and  
CY62148CV33  
■ Ultra low active power  
and output pins (I/O0 through I/O7) are placed in  
high-impedance state when:  
a
❐ Typical active current: 1.5 mA at f = 1 MHz  
❐ Typical active current: 8 mA at f = fmax (55-ns speed)  
■ Ultra low standby power  
■ Deselected (CE HIGH)  
■ Easy memory expansion with CE, and OE features  
■ Automatic power-down when deselected  
■ Outputs are disabled (OE HIGH)  
■ When the write operation is active(CE LOW and WE LOW)  
Write to the device by taking Chip Enable (CE) and Write Enable  
(WE) inputs LOW. Data on the eight I/O pins (I/O0 through I/O7)  
is then written into the location specified on the address pins (A0  
through A18).  
■ Complementary metal oxide semiconductor (CMOS) for  
optimum speed/power  
■ Available in Pb-free 32-pin Small-outline integrated circuit  
(SOIC package)  
Read from the device by taking Chip Enable (CE) and Output  
Enable (OE) LOW while forcing Write Enable (WE) HIGH. Under  
these conditions, the contents of the memory location specified  
by the address pins will appear on the I/O pins.  
For a complete list of related documentation, click here.  
Logic Block Diagram  
I/O  
I/O  
0
A0  
Data in Drivers  
A1  
A2  
A3  
A4  
A5  
1
I/O  
2
A6  
I/O  
512K x 8  
ARRAY  
3
A7  
A8  
A9  
I/O  
4
A10  
A11  
A12  
I/O  
5
I/O  
6
POWER  
DOWN  
COLUMN  
DECODER  
CE  
I/O  
WE  
OE  
7
Note  
1. For best practice recommendations, refer to the Cypress application note “System Design Guidelines” on http://www.cypress.com.  
Cypress Semiconductor Corporation  
Document Number: 38-05341 Rev. *J  
•
198 Champion Court  
•
San Jose, CA 95134-1709  
•
408-943-2600  
Revised November 24, 2017  
 
1234567...15

中文翻译

下载PDF

CY62148DV30LL-55SXIT 替代型号

型号 品牌 替代类型 描述 数据表
CY62148DV30LL-55SXI CYPRESS

完全替代

 4-Mb (512K x 8) MoBL Static RAM

与CY62148DV30LL-55SXIT相关器件

型号 品牌 获取价格 描述 数据表
CY62148DV30LL-55ZAI CYPRESS

获取价格

 		Standard SRAM, 512KX8, 55ns, CMOS, PDSO32, 8 X 13.40 MM, STSOP-32
CY62148DV30LL-55ZSXI CYPRESS

获取价格

 		4-Mb (512K x 8) MoBL Static RAM
CY62148DV30LL-55ZSXIT CYPRESS

获取价格

 		Standard SRAM, 512KX8, 55ns, CMOS, PDSO32, LEAD FREE, TSOP2-32
CY62148DV30LL-70BVI CYPRESS

获取价格

 		4-Mb (512K x 8) MoBL Static RAM
CY62148DV30LL-70BVI ROCHESTER

获取价格

 		512KX8 STANDARD SRAM, 70ns, PBGA36, 6 X 8 MM, 1 MM HEIGHT, VFBGA-36
CY62148DV30LL-70BVIT CYPRESS

获取价格

 		Standard SRAM, 512KX8, 70ns, CMOS, PBGA36, 6 X 8 MM, 1 MM HEIGHT, VFBGA-36
CY62148DV30LL-70BVXI CYPRESS

获取价格

 		4-Mb (512K x 8) MoBL Static RAM
CY62148DV30LL-70BVXI ROCHESTER

获取价格

 		512KX8 STANDARD SRAM, 70ns, PBGA36, 6 X 8 MM, 1 MM HEIGHT, LEAD FREE, VFBGA-36
CY62148DV30LL-70SXI ROCHESTER

获取价格

 		512KX8 STANDARD SRAM, 70ns, PDSO32, 0.450 INCH, LEAD FREE, SOIC-32
CY62148DV30LL-70SXI CYPRESS

获取价格

 		4-Mb (512K x 8) MoBL Static RAM

与CY62148DV30LL-55SXIT相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证