5秒后页面跳转
捷配首页

Datasheet > 存储 > SRAM> CY62128VLL-70ZC
CY62128VLL-70ZC PDF预览

CY62128VLL-70ZC

更新时间： 2024-02-19 18:41:37
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 存储内存集成电路静态存储器光电二极管
页数 文件大小 规格书
12页 181K
描述
128K x 8 Static RAM

阅读下载

中文翻译

获取价格

CY62128VLL-70ZC 技术参数

生命周期：Obsolete零件包装代码：TSOP1
包装说明：TSOP1-R,针数：32
Reach Compliance Code：unknownECCN代码：EAR99
HTS代码：8542.32.00.41风险等级：5.64
最长访问时间：70 ns其他特性：AUTOMATIC POWER-DOWN
JESD-30 代码：R-PDSO-G32长度：18.4 mm
内存密度：1048576 bit内存集成电路类型：STANDARD SRAM
内存宽度：8功能数量：1
端子数量：32字数：131072 words
字数代码：128000工作模式：ASYNCHRONOUS
最高工作温度：85 °C最低工作温度：-40 °C
组织：128KX8封装主体材料：PLASTIC/EPOXY
封装代码：TSOP1-R封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE并行/串行：PARALLEL
认证状态：Not Qualified座面最大高度：1.2 mm
最大供电电压 (Vsup)：3.6 V最小供电电压 (Vsup)：2.7 V
标称供电电压 (Vsup)：3 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子形式：GULL WING端子节距：0.5 mm
端子位置：DUAL宽度：8 mm
Base Number Matches：1

CY62128VLL-70ZC 数据手册

 浏览型号CY62128VLL-70ZC的Datasheet PDF文件第2页浏览型号CY62128VLL-70ZC的Datasheet PDF文件第3页浏览型号CY62128VLL-70ZC的Datasheet PDF文件第4页浏览型号CY62128VLL-70ZC的Datasheet PDF文件第5页浏览型号CY62128VLL-70ZC的Datasheet PDF文件第6页浏览型号CY62128VLL-70ZC的Datasheet PDF文件第7页 
amily  
CY62128V Family  
128K x 8 Static RAM  
LOW Output Enable (OE) and three-state drivers. These de-  
vices have an automatic power-down feature, reducing the  
power consumption by over 99% when deselected. The  
CY62128V family is available in the standard 450-mil-wide  
SOIC, 32-lead TSOP-I, and STSOP packages.  
Features  
• Low voltage range:  
— 2.7V–3.6V (CY62128V)  
— 2.3V–2.7V (CY62128V25)  
Writing to the device is accomplished by taking Chip Enable  
one (CE ) and Write Enable (WE) inputs LOW and the Chip  
— 1.6V–2.0V (CY62128V18)  
1
• Low active power and standby power  
• Easy memory expansion with CE and OE features  
• TTL-compatible inputs and outputs  
• Automatic power-down when deselected  
• CMOS for optimum speed/power  
Enable two (CE ) input HIGH. Data on the eight I/O pins (I/O  
2
0
through I/O ) is then written into the location specified on the  
7
address pins (A through A ).  
0
16  
Reading from the device is accomplished by taking Chip En-  
able one (CE ) and Output Enable (OE) LOW while forcing  
1
Write Enable (WE) and Chip Enable two (CE ) HIGH. Under  
2
Functional Description  
these conditions, the contents of the memory location speci-  
fied by the address pins will appear on the I/O pins.  
The CY62128V family is composed of three high-performance  
CMOS static RAMs organized as 131,072 words by 8 bits.  
Easy memory expansion is provided by an active LOW Chip  
The eight input/output pins (I/O through I/O ) are placed in a  
0
7
high-impedance state when the device is deselected (CE  
1
HIGH or CE LOW), the outputs are disabled (OE HIGH), or  
2
Enable (CE ), an active HIGH Chip Enable (CE ), an active  
1
2
during a write operation (CE LOW, CE HIGH, and WE LOW).  
1
2
Logic Block Diagram  
Pin  
Configurations  
Top View  
SOIC  
V
NC  
32  
31  
30  
1
CC  
A
16  
A
14  
A
12  
A
15  
2
3
4
CE  
2
29  
28  
WE  
5
A
A
A
A
7
13  
27  
26  
A
6
6
8
A
5
7
9
I/O0  
I/O1  
I/O2  
25  
24  
23  
22  
21  
A
A
3
INPUT BUFFER  
8
9
10  
11  
12  
13  
4
A
11  
OE  
A
0
A
A
10  
2
A
1
A
1
CE  
1
I/O  
7
A
2
A
0
I/O  
0
I/O  
1
I/O  
2
I/O  
6
A
3
20  
19  
A
4
I/O  
I/O3  
I/O4  
I/O5  
I/O6  
5
4
3
14  
15  
16  
512x256x 8  
ARRAY  
A
5
I/O  
I/O  
18  
17  
A
62128V-2  
6
GND  
A
7
A
8
POWER  
DOWN  
COLUMN  
DECODER  
CE  
1
CE  
WE  
2
I/O7  
62128V-1  
OE  
A
A
A
A
A
A
A
A
WE  
CE  
A
1
2
4
5
A
3
32  
31  
11  
OE  
16  
15  
14  
13  
12  
11  
10  
9
8
7
6
5
4
3
17  
A
A
9
8
18  
19  
20  
21  
22  
23  
24  
25  
26  
27  
28  
29  
30  
2
10  
3
4
5
6
7
8
30  
29  
28  
27  
26  
25  
24  
23  
22  
21  
20  
19  
18  
17  
A
1
CE  
I/O  
I/O  
I/O  
6
7
1
A
13  
0
7
6
5
A
A
I/O  
0
I/O  
I/O  
2
GND  
I/O  
I/O  
4
I/O  
I/O  
6
I/O  
CE  
1
12  
14  
TSOP I  
2
1
TSOP I / STSOP  
Top View  
(not to scale)  
A
15  
I/O  
I/O  
16  
4
3
Reverse Pinout  
V
NC  
CC  
CC  
Top View  
V
NC  
A
A
A
A
A
6
A
A
4
9
GND  
3
(not to scale)  
I/O  
A
10  
11  
12  
13  
14  
15  
16  
16  
2
15  
I/O  
1
CE  
WE  
5
14  
12  
2
I/O  
0
A
0
A
7
7
13  
A
A
A
9
1
8
A
A
2
10  
31  
32  
2
1
5
A
A
OE  
3
11  
62128V-4  
62128V-3  
Cypress Semiconductor Corporation  
•
3901 North First Street  
•
San Jose  
•
CA 95134  
•
408-943-2600  
March 27, 2000  
1234567...12

中文翻译

下载PDF

CY62128VLL-70ZC 替代型号

型号 品牌 替代类型 描述 数据表
CY62128DV30LL-70ZXI CYPRESS

类似代替

 1-Mb (128K x 8) Static RAM
CY62128DV30LL-70ZIT CYPRESS

功能相似

 Standard SRAM, 128KX8, 70ns, CMOS, PDSO32, 8 X 20 MM, TSOP1-32
CY62128VL-70ZI CYPRESS

功能相似

 128K x 8 Static RAM

与CY62128VLL-70ZC相关器件

型号 品牌 获取价格 描述 数据表
CY62128VLL-70ZCT CYPRESS

获取价格

 		Standard SRAM, 128KX8, 70ns, CMOS, PDSO32, TSOP1-32
CY62128VLL-70ZI CYPRESS

获取价格

 		128K x 8 Static RAM
CY62128VLL-70ZRC CYPRESS

获取价格

 		128K x 8 Static RAM
CY62128VLL-70ZRI CYPRESS

获取价格

 		128K x 8 Static RAM
CY62128VLL-70ZRIT CYPRESS

获取价格

 		Standard SRAM, 128KX8, 70ns, CMOS, PDSO32, REVERSE, TSOP1-32
CY62128VXL-70ZC CYPRESS

获取价格

 		128K x 8 Static RAM
CY6212BLL-70SC ETC

获取价格

 		IC-SM 1MB CMOS SRAM
CY62136BV18LL-70BAI ETC

获取价格

 		x16 SRAM
CY62136CV CYPRESS

获取价格

 		2-Mbit (128K x 16) Static RAM
CY62136CV18 CYPRESS

获取价格

 		128K x 16 Static RAM

与CY62128VLL-70ZC相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证