Datasheet > CXL5509M/P

CXL5509M/P

更新时间： 2024-02-12 02:39:41

品牌	Logo	应用领域
其他 - ETC		/
页数	文件大小	规格书
12页	152K
描述
CMOS-CCD 1H/2H Delay Line for NTSC

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

CXL5509M/P 技术参数

生命周期：	Obsolete	零件包装代码：	DIP
包装说明：	DIP, DIP16,.3	针数：	16
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.84	商用集成电路类型：	CONSUMER CIRCUIT
JESD-30 代码：	R-PDIP-T16	长度：	19.2 mm
功能数量：	1	端子数量：	16
最高工作温度：	60 °C	最低工作温度：	-10 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	DIP
封装等效代码：	DIP16,.3	封装形状：	RECTANGULAR
封装形式：	IN-LINE	电源：	5 V
认证状态：	Not Qualified	座面最大高度：	4.1 mm
子类别：	Other Consumer ICs	最大压摆率：	36 mA
最大供电电压 (Vsup)：	5.25 V	最小供电电压 (Vsup)：	4.75 V
表面贴装：	NO	技术：	CMOS
温度等级：	COMMERCIAL	端子形式：	THROUGH-HOLE
端子节距：	2.54 mm	端子位置：	DUAL
宽度：	7.62 mm	Base Number Matches：	1

CXL5509M/P 数据手册

CXL5509M/P

CMOS-CCD 1H/2H Delay Line for NTSC

For the availability of this product, please contact the sales office.

Description

CXL5509M

16 pin SOP (Plastic)

CXL5509P

16 pin DIP (Plastic)

The CXL5509M/P is a CMOS-CCD delay line

developed for video signal processing. Usage in

conjunction with an external low-pass filter provide 1H

and 2H delay signals simultaneously (For NTSC

signals).

Features

• Single power supply (5V)

• Low power consumption 130mW (Typ.)

• Built-in peripheral circuits

• Built-in quadruple PLL circuit

• For NTSC signals

• 1 input and 2 outputs

(Outputs for both 1H and 2H delays)

Absolute Maximum Ratings (Ta = 25°C)

• Supply voltage

V^DD

°C

• Operating temperature Topr

• Storage temperature Tstg

• Allowable power dissipation

–10 to +60

–55 to +150 °C

Functions

• 906-bit (1H) and 1816-bit (2H) CCD register

• Clock driver

CXL5509M

CXL5509P

400

800

• Auto-bias circuit

• Sync tip clamp circuit

• Sample-and-hold circuit

• Quadruple PLL circuit

Recommended Operating Condition (Ta = 25°C)

Supply voltage 5 ± 5%

VDD

Structure

CMOS-CCD

Recommended Clock Conditions (Ta = 25°C)

• Input clock amplitude VCLK 0.3 to 1.0

Vp-p

(0.5Vp-p typ.)

3.579545 MHz

• Input clock waveform sine wave

• Clock frequency

fCLK

Input Signal Amplitude

VSIG 571mVp-p (Max.) (at internal clamp condition)

Blook Diagram and Pin Configuration (Top View)

Auto-bias circuit

PLL

Driver

Timing circuit

CCD

(1816bit)

Clamp circuit

906bit

1816bit

Bias circuit

Output circuit

(S/H 1bit)

Output circuit

(S/H 1bit)

Sony reserves the right to change products and specifications without prior notice. This information does not convey any license by

any implication or otherwise under any patents or other right. Application circuits shown, if any, are typical examples illustrating the

operation of the devices. Sony cannot assume responsibility for any problems arising out of the use of these circuits.

– 1 –

E91401B7X-PS

12 3 4 5 6 7...12

下载PDF

与CXL5509M/P相关器件

型号	品牌	描述	获取价格	数据表
CXL5509P	SONY	CMOS-CCD 1H/2H Delay Line for NTSC	获取价格
CXL5512M	SONY	CMOS-CCD 1H Delay Line for NTSC	获取价格
CXL5512M/P	ETC	CMOS-CCD 1H Delay Line for NTSC	获取价格
CXL5512P	SONY	CMOS-CCD 1H Delay Line for NTSC	获取价格
CXL5513M	SONY	CMOS-CCD 1H Delay Line for NTSC	获取价格
CXL5513M/P	ETC	CMOS-CCD 1H Delay Line for NTSC	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

CXL5509M/P

CXL5509M/P 技术参数

CXL5509M/P 数据手册

与CXL5509M/P相关器件

与CXL5509M/P相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

CXL5509M/P

CXL5509M/P 技术参数

CXL5509M/P 数据手册

与CXL5509M/P相关器件

与CXL5509M/P相关文章

您还可以找

您在本页遇到什么问题？