5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 时钟驱动器> 9ZX21901CKLF
9ZX21901CKLF PDF预览

9ZX21901CKLF

更新时间： 2024-02-18 04:41:47
品牌 Logo 应用领域
艾迪悌 - IDT 时钟驱动器逻辑集成电路PC
页数 文件大小 规格书
16页 174K
描述
19-Output Differential Zbuffer for PCIe Gen2/3 and QPI

阅读下载

获取价格

9ZX21901CKLF 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Active零件包装代码：VFQFPN
包装说明：HVQCCN,针数：72
Reach Compliance Code：compliant风险等级：5.73
Samacsys Description：VFQFP-N 10.0 X 10.0 X 0.9 MM - NO LEAD系列：9ZX
输入调节：DIFFERENTIAL MUXJESD-30 代码：S-XQCC-N72
JESD-609代码：e3长度：10 mm
逻辑集成电路类型：PLL BASED CLOCK DRIVER湿度敏感等级：3
功能数量：1反相输出次数：
端子数量：72实输出次数：38
最高工作温度：70 °C最低工作温度：
输出特性：3-STATE封装主体材料：UNSPECIFIED
封装代码：HVQCCN封装形状：SQUARE
封装形式：CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE峰值回流温度（摄氏度）：260
座面最大高度：1 mm最大供电电压 (Vsup)：3.465 V
最小供电电压 (Vsup)：3.135 V标称供电电压 (Vsup)：3.3 V
表面贴装：YES温度等级：COMMERCIAL
端子面层：Matte Tin (Sn)端子形式：NO LEAD
端子节距：0.5 mm端子位置：QUAD
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：10 mm
Base Number Matches：1

9ZX21901CKLF 数据手册

 浏览型号9ZX21901CKLF的Datasheet PDF文件第2页浏览型号9ZX21901CKLF的Datasheet PDF文件第3页浏览型号9ZX21901CKLF的Datasheet PDF文件第4页浏览型号9ZX21901CKLF的Datasheet PDF文件第6页浏览型号9ZX21901CKLF的Datasheet PDF文件第7页浏览型号9ZX21901CKLF的Datasheet PDF文件第8页 
9ZX21901C  
19-Output Differential Zbuffer for PCIe Gen2/3 and QPI  
Electrical Characteristics - Absolute Maximum Ratings  
PARAMETER  
SYMBOL  
CONDITIONS  
UNITS NOTES  
MIN  
TYP  
MAX  
4.6  
4.6  
3.3V Core Supply Voltage  
3.3V Logic Supply Voltage  
Input Low Voltage  
VDDA  
VDD  
VIL  
V
V
V
V
1,2  
1,2  
1
GND-0.5  
Input High Voltage  
VIH  
Except for SMBus interface  
SMBus clock and data pins  
VDD+0.5V  
5.5V  
1
Input High Voltage  
VIHSMB  
V
1
°C  
°C  
°C  
V
1
1
1
1
Storage Temperature  
Junction Temperature  
Case Temperature  
Ts  
Tj  
Tc  
-65  
150  
125  
110  
Input ESD protection  
ESD prot  
Human Body Model  
2000  
1Guaranteed by design and characterization, not 100% tested in production.  
2 Operation under these conditions is neither implied nor guaranteed.  
Electrical Characteristics - Input/Supply/Common Parameters  
TA = TCOM; Supply Voltage VDD/VDDA = 3.3 V +/-5%, See Test Loads for Loading Conditions  
PARAMETER  
SYMBOL  
CONDITIONS  
MIN  
0
TYP  
MAX  
70  
UNITS NOTES  
Ambient Operating  
Temperature  
TCOM  
Commmercial range  
°C  
V
1
1
Single-ended inputs, except SMBus, low  
threshold and tri-level inputs  
Single-ended inputs, except SMBus, low  
threshold and tri-level inputs  
Input High Voltage  
Input Low Voltage  
VIH  
2
V
DD + 0.3  
VIL  
IIN  
GND - 0.3  
-5  
0.8  
5
V
1
1
Single-ended inputs, VIN = GND, VIN = VDD  
uA  
Single-ended inputs  
IN = 0 V; Inputs with internal pull-up resistors  
Input Current  
V
IINP  
-200  
200  
uA  
1
V
IN = VDD; Inputs with internal pull-down resistors  
Fibyp  
Fipll  
VDD = 3.3 V, Bypass mode  
VDD = 3.3 V, 100MHz PLL mode  
VDD = 3.3 V, 133.33MHz PLL mode  
33  
90  
400  
105  
140  
7
MHz  
MHz  
MHz  
nH  
2
2
Input Frequency  
Pin Inductance  
Capacitance  
100.00  
133.33  
Fipll  
120  
2
Lpin  
1
CIN  
Logic Inputs, except DIF_IN  
DIF_IN differential clock inputs  
1.5  
1.5  
5
pF  
1
CINDIF_IN  
2.7  
pF  
1,4  
COUT  
Output pin capacitance  
6
pF  
1
From VDD Power-Up and after input clock  
stabilization or de-assertion of PD# to 1st clock  
Allowable Frequency  
Clk Stabilization  
TSTAB  
1.8  
ms  
1,2  
Input SS Modulation  
Frequency  
fMODIN  
tLATOE#  
tDRVPD  
30  
1
33  
3
kHz  
cycles  
us  
1
(Triangular Modulation)  
DIF start after OE# assertion  
DIF stop after OE# deassertion  
DIF output enable after  
OE# Latency  
Tdrive_PD#  
1,3  
1,3  
300  
PD# de-assertion  
Tfall  
tF  
Fall time of control inputs  
5
5
ns  
ns  
V
1,2  
1,2  
1
Trise  
tR  
Rise time of control inputs  
SMBus Input Low Voltage  
SMBus Input High Voltage  
VILSMB  
VIHSMB  
0.8  
2.1  
VDDSMB  
0.4  
V
1
SMBus Output Low Voltage VOLSMB  
@ IPULLUP  
@ VOL  
V
1
SMBus Sink Current  
Nominal Bus Voltage  
IPULLUP  
VDDSMB  
tRSMB  
4
mA  
V
1
3V to 5V +/- 10%  
2.7  
5.5  
1000  
300  
1
SCLK/SDATA Rise Time  
SCLK/SDATA Fall Time  
SMBus Operating  
Frequency  
(Max VIL - 0.15) to (Min VIH + 0.15)  
(Min VIH + 0.15) to (Max VIL - 0.15)  
ns  
ns  
1
tFSMB  
1
fMAXSMB  
Maximum SMBus operating frequency  
100  
kHz  
1,5  
1Guaranteed by design and characterization, not 100% tested in production.  
2Control input must be monotonic from 20% to 80% of input swing.  
3Time from deassertion until outputs are >200 mV  
4 DIF_IN input  
5The differential input clock must be running for the SMBus to be active  
IDT® 19-Output Differential Zbuffer for PCIe Gen2/3 and QPI  
1648H- 12/08/11  
5
12345678...16

下载PDF

与9ZX21901CKLF相关器件

型号 品牌 描述 获取价格 数据表
9ZX21901CKLFT IDT 19-Output Differential Zbuffer for PCIe Gen2/3 and QPI

获取价格
9ZX21901D IDT 19-Output DB1900Z for PCIe Gen1-4 and QPI/UPI

获取价格
9ZX21901D RENESAS Enhanced DB1900Z Compliant 19-Output Buffer

获取价格
9ZX21901DKLF IDT 19-Output DB1900Z for PCIe Gen1-4 and QPI/UPI

获取价格
9ZX21901DKLFT IDT 19-Output DB1900Z for PCIe Gen1-4 and QPI/UPI

获取价格
9ZXL0451E RENESAS 4-Output DB800ZL PCIe Zero-Delay/Fanout Clock Buffer

获取价格

与9ZX21901CKLF相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证