Datasheet > 逻辑 > 时钟驱动器> 9ZX21901CKLF

9ZX21901CKLF

更新时间： 2024-02-08 03:57:54

品牌	Logo	应用领域
艾迪悌 - IDT		时钟驱动器逻辑集成电路 PC
页数	文件大小	规格书
16页	174K
描述
19-Output Differential Zbuffer for PCIe Gen2/3 and QPI

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

9ZX21901CKLF 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	VFQFPN
包装说明：	HVQCCN,	针数：	72
Reach Compliance Code：	compliant	风险等级：	5.73
Samacsys Description：	VFQFP-N 10.0 X 10.0 X 0.9 MM - NO LEAD	系列：	9ZX
输入调节：	DIFFERENTIAL MUX	JESD-30 代码：	S-XQCC-N72
JESD-609代码：	e3	长度：	10 mm
逻辑集成电路类型：	PLL BASED CLOCK DRIVER	湿度敏感等级：	3
功能数量：	1	反相输出次数：
端子数量：	72	实输出次数：	38
最高工作温度：	70 °C	最低工作温度：
输出特性：	3-STATE	封装主体材料：	UNSPECIFIED
封装代码：	HVQCCN	封装形状：	SQUARE
封装形式：	CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE	峰值回流温度（摄氏度）：	260
座面最大高度：	1 mm	最大供电电压 (Vsup)：	3.465 V
最小供电电压 (Vsup)：	3.135 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	温度等级：	COMMERCIAL
端子面层：	Matte Tin (Sn)	端子形式：	NO LEAD
端子节距：	0.5 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	10 mm
Base Number Matches：	1

9ZX21901CKLF 数据手册

9ZX21901C

19-Output Differential Zbuffer for PCIe Gen2/3 and QPI

Pin Configuration

72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55

OE11#

DIF_11#

DIF_11

OE10#

DIF_10#

DIF_10

OE9#

VDDA

GNDA

IREF 3

100M_133M# 4

HIBW_BYPM_LOBW# 5

CKPWRGD_PD# 6

GND 7

DIF_9#

DIF_9

VDD

VDDR 8

9ZX21901C

DIF_IN 9

NOTE: DFB_OUT pins must be terminated identically

to the regular DIF outputs

DIF_IN# 10

GND

SMB_A0_tri 11

SMBDAT 12

OE8#

DIF_8#

DIF_8

OE7#

SMBCLK 13

SMB_A1_tri 14

DIF_7#

DIF_7

OE6#

DFB_OUT# 17

DFB_OUT 18

19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36

72-pin MLF

Power Connections

Pin Number

Functionality at Power Up (PLL Mode)

DIF_IN

(MHz)

DIF

100M_133M#

Description

(MHz)

DIF_IN

VDD

GND

100.00

133.33

Analog PLL

Analog Input

21, 31, 45,

58, 68

PLL Operating Mode Readback Table

26, 44, 63

DIF clocks

HiBW_BypM_LoBW#

Low (Low BW)

Byte0, bit 7

Byte 0, bit 6

9ZX21901 SMBus Addressing

Mid (Bypass)

High (High BW)

SMBus Address

(Rd/Wrt bit = 0)

SMB_A1_tri SMB_A0_tri

PLL Operating Mode

HiBW_BypM_LoBW#

Low

MODE

PLL Lo BW

Mid

Bypass

High

PLL Hi BW

NOTE: PLL is OFF in Bypass Mode

Tri-level Input Thresholds

Level

Low

Voltage

<0.8V

Mid

High

1.2<Vin<1.8V

Vin > 2.2V

IDT^®19-Output Differential Zbuffer for PCIe Gen2/3 and QPI

1648H- 12/08/11

123 4 5 6 7...16

下载PDF

与9ZX21901CKLF相关器件

型号	品牌	描述	获取价格	数据表
9ZX21901CKLFT	IDT	19-Output Differential Zbuffer for PCIe Gen2/3 and QPI	获取价格
9ZX21901D	IDT	19-Output DB1900Z for PCIe Gen1-4 and QPI/UPI	获取价格
9ZX21901D	RENESAS	Enhanced DB1900Z Compliant 19-Output Buffer	获取价格
9ZX21901DKLF	IDT	19-Output DB1900Z for PCIe Gen1-4 and QPI/UPI	获取价格
9ZX21901DKLFT	IDT	19-Output DB1900Z for PCIe Gen1-4 and QPI/UPI	获取价格
9ZXL0451E	RENESAS	4-Output DB800ZL PCIe Zero-Delay/Fanout Clock Buffer	获取价格