Datasheet > 9ZX21901DKLF

9ZX21901DKLF

更新时间： 2024-01-20 09:25:26

品牌	Logo	应用领域
艾迪悌 - IDT		PC 驱动逻辑集成电路
页数	文件大小	规格书
20页	341K
描述
19-Output DB1900Z for PCIe Gen1-4 and QPI/UPI

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

9ZX21901DKLF 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	VFQFPN
包装说明：	HVQCCN,	针数：	72
Reach Compliance Code：	compliant	风险等级：	2.29
系列：	9ZX	输入调节：	DIFFERENTIAL MUX
JESD-30 代码：	S-XQCC-N72	JESD-609代码：	e3
长度：	10 mm	逻辑集成电路类型：	PLL BASED CLOCK DRIVER
湿度敏感等级：	3	功能数量：	1
反相输出次数：		端子数量：	72
实输出次数：	38	最高工作温度：	70 °C
最低工作温度：		输出特性：	3-STATE
封装主体材料：	UNSPECIFIED	封装代码：	HVQCCN
封装形状：	SQUARE	封装形式：	CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE
峰值回流温度（摄氏度）：	260	座面最大高度：	1 mm
最大供电电压 (Vsup)：	3.465 V	最小供电电压 (Vsup)：	3.135 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
温度等级：	COMMERCIAL	端子面层：	Tin (Sn)
端子形式：	NO LEAD	端子节距：	0.5 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	10 mm	Base Number Matches：	1

9ZX21901DKLF 数据手册

19-Output DB1900Z for PCIe Gen1-4 and

QPI/UPI

9ZX21901D

DATASHEET

Description

Features

The 9ZX21901D is a second generation DB1900Z differential

buffer for Intel Purley and newer platforms. The part is

backwards compatible to the 9ZX21901C while offering much

improved phase jitter performance. A fixed external feedback

maintains low drift for critical QPI/UPI applications. In bypass

mode, the 9ZX21901D can provide outputs up to 400MHz.

• Fixed feedback path; 0ps input-to-output delay

• 9 Selectable SMBus addresses; multiple devices can share

same SMBus segment

• 8 dedicated OE# pins; hardware control of outputs

• PLL or bypass mode; PLL can dejitter incoming clock

• Selectable PLL BW; minimizes jitter peaking in downstream

PLL's

PCIe Clocking Architectures Supported

• Common Clocked (CC)

• Separate Reference No Spread (SRNS)

• Separate Reference Independent Spread (SRIS)

• Hardware or software control of PLL operating mode;

change mode with software mode does not need power

cycle

• Spread spectrum compatible; tracks spreading input clock

for EMI reduction

Typical Applications

• Servers, Storage, Networking

• SMBus Interface; unused outputs can be disabled

• 100MHz and 133.33MHz PLL mode; legacy QPI support

• 72-QFN 10 x 10 mm package; small board footprint

Output Features

• 19 HCSL output pairs

Key Specifications

• Cycle-to-cycle jitter: < 50ps

• Output-to-output skew: < 50ps

• Input-to-output delay: Fixed at 0 ps

• Input-to-output delay variation: < 50ps

• Phase jitter: PCIe Gen4 < 0.5ps rms

• Phase jitter: UPI 9.6GB/s < 0.1ps rms

Functional Block Diagram

Low Phase

Noise Z-PLL

(SS-

DFB_OUT

DIF[18]

DIF_IN

Compatible)

OE(12:5)#

Bypass path

HIBW_BYPM_LOBW#

100M_133M#

19 outputs

CKPWRGD/PD#

SMB_A0_tri

SMB_A1_tri

SMBDAT

SMBCLK

DIF[0]

IREF

9ZX21901D APRIL 17, 2018

12 3 4 5 6 7...20

下载PDF

与9ZX21901DKLF相关器件

型号	品牌	描述	获取价格	数据表
9ZX21901DKLFT	IDT	19-Output DB1900Z for PCIe Gen1-4 and QPI/UPI	获取价格
9ZXL0451E	RENESAS	4-Output DB800ZL PCIe Zero-Delay/Fanout Clock Buffer	获取价格
9ZXL0631E	IDT	6-Output DB800ZL Derivative for PCIe Gen1â4	获取价格
9ZXL0631E	RENESAS	6-Output DB800ZL PCIe Zero-Delay/Fanout Clock Buffer	获取价格
9ZXL0631EKILF	IDT	6-Output DB800ZL Derivative for PCIe Gen1â4	获取价格
9ZXL0631EKILFT	IDT	6-Output DB800ZL Derivative for PCIe Gen1â4	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

9ZX21901DKLF

9ZX21901DKLF 技术参数

9ZX21901DKLF 数据手册

与9ZX21901DKLF相关器件

与9ZX21901DKLF相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

9ZX21901DKLF

9ZX21901DKLF 技术参数

9ZX21901DKLF 数据手册

与9ZX21901DKLF相关器件

与9ZX21901DKLF相关文章

您还可以找

您在本页遇到什么问题？