854S006AGIT

更新时间： 2024-02-24 12:22:29

品牌	Logo	应用领域
艾迪悌 - IDT		时钟驱动器逻辑集成电路光电二极管
页数	文件大小	规格书
15页	205K
描述
Low Skew, 1-to-6, Differential-to - LVDS Fanout Buffer One differential clock input pair

阅读下载

获取价格

如果您发现信息不准确，欢迎纠错

854S006AGIT 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	TSSOP
包装说明：	TSSOP,	针数：	24
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.73	其他特性：	ALSO OPERATE AT 3.3V SUPPLY
系列：	854S	输入调节：	DIFFERENTIAL
JESD-30 代码：	R-PDSO-G24	JESD-609代码：	e3
长度：	7.8 mm	逻辑集成电路类型：	LOW SKEW CLOCK DRIVER
功能数量：	1	反相输出次数：
端子数量：	24	实输出次数：	6
最高工作温度：	85 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：	260	认证状态：	Not Qualified
座面最大高度：	1.2 mm	最大供电电压 (Vsup)：	2.625 V
最小供电电压 (Vsup)：	2.375 V	标称供电电压 (Vsup)：	2.5 V
表面贴装：	YES	温度等级：	INDUSTRIAL
端子面层：	Matte Tin (Sn)	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	宽度：	4.4 mm
Base Number Matches：	1

ICS854S006I Data Sheet

LOW SKEW, 1-TO-6, DIFFERENTIAL-TO-LVDS FANOUT BUFFER

APPLICATION INFORMATION

WIRING THE DIFFERENTIAL INPUT TO ACCEPT SINGLE ENDED LEVELS

Figure 1 shows how the differential input can be wired to accept

single ended levels. The reference voltage V_REF ~ V /2 is

generated by the bias resistors R1, R2 and C1. This bias ^Dc^Dircuit

should be located as close as possible to the input pin. The ratio

of R1 and R2 might need to be adjusted to position the V_REF in

the center of the input voltage swing. For example, if the input

clock swing is only 2.5V and V = 3.3V, V_REF should be 1.25V

and R2/R1 = 0.609.

VDD

Single Ended Clock Input

V_REF

CLK

nCLK

0.1u

FIGURE 1. SINGLE ENDED SIGNAL DRIVING DIFFERENTIAL INPUT

RECOMMENDATIONS FOR UNUSED OUTPUT PINS

OUTPUTS:

LVDS OUTPUTS

All unused LVDS output pairs can be either left floating or

terminated with 100Ω across. If they are left floating, we

recommend that there is no trace attached.

ICS854S006AGI REVISION B JANUARY 18, 2010

1...5 6 789 10 11...15

下载PDF

型号	品牌	描述	获取价格	数据表
854S006I	RENESAS	Low Skew,1-to-6,Differential-to-LVDS Fanout Buffer	获取价格
854S013BGLF	IDT	Clock Driver, S Series, 3 True Output(s), 3 Inverted Output(s), PDSO20, 6.50 X 4.40 MM, 0.	获取价格
854S013BGLFT	IDT	Clock Driver, S Series, 3 True Output(s), 3 Inverted Output(s), PDSO20, 6.50 X 4.40 MM, 0.	获取价格
854S013I	IDT	Clock Driver	获取价格
854S013ILF	IDT	Clock Driver	获取价格
854S013ILFT	IDT	Clock Driver	获取价格