Datasheet > 8430AYI-71

8430AYI-71

更新时间： 2024-01-21 05:24:30

品牌	Logo	应用领域
艾迪悌 - IDT		/
页数	文件大小	规格书
16页	211K
描述
Clock Generator, PQFP32

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

8430AYI-71 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	包装说明：	QFP, QFP32,.35SQ,32
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.33
JESD-30 代码：	S-PQFP-G32	JESD-609代码：	e3
湿度敏感等级：	3	端子数量：	32
最高工作温度：	85 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	QFP
封装等效代码：	QFP32,.35SQ,32	封装形状：	SQUARE
封装形式：	FLATPACK	峰值回流温度（摄氏度）：	260
电源：	3.3 V	认证状态：	Not Qualified
子类别：	Clock Generators	标称供电电压：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	Matte Tin (Sn) - annealed
端子形式：	GULL WING	端子节距：	0.8 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
Base Number Matches：	1

8430AYI-71 数据手册

ICS8430I-71

Integrated

Circuit

Systems, Inc.

700MH

Z, LOW

ITTER, CRYSTAL

NTERFACE

LVCMOS-TO-3.3V LVPECL FREQUENCY

SYNTHESIZER

APPLICATION INFORMATION

TERMINATION FOR LVPECL OUTPUTS

The clock layout topology shown below is a typical termina-

tion for LVPECL outputs.The two different layouts mentioned

are recommended only as guidelines.

drive 50Ω transmission lines. Matched impedance techniques

should be used to maximize operating frequency and mini-

mize signal distortion. There are a few simple termination

schemes. Figures 2A and 2B show two different layouts which

are recommended only as guidelines. Other suitable clock lay-

outs may exist and it would be recommended that the board

designers simulate to guarantee compatibility across all printed

circuit and clock component process variations.

FOUT and nFOUT are low impedance follower outputs that

generate ECL/LVPECL compatible outputs.Therefore, termi-

nating resistors (DC current path to ground) or current sources

must be used for functionality.These outputs are designed to

3.3V

Z_o= 50Ω

125Ω

FOUT

FIN

_o= 50Ω

Z_o= 50Ω

FOUT

FIN

50Ω

V_CC- 2V

Z_o= 50Ω

RTT =

Z_o

RTT

((V_OH+ V_OL) / (V_CC– 2)) – 2

84Ω

FIGURE 2A. LVPECL OUTPUT TERMINATION

FIGURE 2B. LVPECL OUTPUT TERMINATION

CRYSTAL INPUT INTERFACE

The ICS8430I-71 has been characterized with 18pF parallel error. These same capacitor values will tune any 18pF paral-

lel resonant crystal over the frequency range and other pa-

rameters specified in this data sheet.The optimum C1 and C2

resonant crystals. The capacitor values, C1 and C2, shown

in Figure 3 below were determined using a 25MHz, 18pF par-

allel resonant crystal and were chosen to minimize the ppm values can be slightly adjusted for different board layouts.

XTAL2

18p

18pF Parallel Crystal

XTAL1

22p

Figure 3. CRYSTAL INPUt INTERFACE

8430AYI-71

www.icst.com/products/hiperclocks.html

REV. B JANUARY 27, 2005

1...5 6 789 10 11...16

下载PDF

与8430AYI-71相关器件

型号	品牌	描述	获取价格	数据表
8430AYI-71LF	IDT	Clock Generator, PQFP32	获取价格
8430AYI-71LFT	IDT	Clock Generator, PQFP32	获取价格
8430BY-71	IDT	Clock Generator, 700MHz, CMOS, PQFP32, 7 X 7 MM, 1.40 MM HEIGHT, MS-026, LQFP-32	获取价格
8430BY-71T	IDT	Clock Generator, 700MHz, CMOS, PQFP32, 7 X 7 MM, 1.40 MM HEIGHT, MS-026, LQFP-32	获取价格
8430BYI-71	IDT	PLL/Frequency Synthesis Circuit	获取价格
8430BYI-71LF	IDT	Clock Generator, 700MHz, PQFP32, 7 X 7 MM, 1.40 MM HEIGHT, ROHS COMPLIANT, MS-026BBA, LQFP	获取价格

与8430AYI-71相关文章

STM32H743技术深度剖析与应用案例探索
2024-05-30

14
LM321中文资料解析：引脚功能介绍、技术特点、技术特性分析
2024-05-30

15
74HC14芯片资料介绍：性能特性分析、引脚介绍
2024-05-30

12
LM1875芯片手册：功放参数分析、引脚说明、电路设计要点
2024-05-30

9

产品中心

服务支持

精选活动

关于我们

帮助中心

8430AYI-71

8430AYI-71 技术参数

8430AYI-71 数据手册

与8430AYI-71相关器件

与8430AYI-71相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

8430AYI-71

8430AYI-71 技术参数

8430AYI-71 数据手册

与8430AYI-71相关器件

与8430AYI-71相关文章

您还可以找

您在本页遇到什么问题？