5秒后页面跳转
捷配首页

Datasheet > 74LVC2G125GT
74LVC2G125GT PDF预览

74LVC2G125GT

更新时间： 2024-11-24 11:11:11
品牌 Logo 应用领域
安世 - NEXPERIA 驱动光电二极管逻辑集成电路
页数 文件大小 规格书
17页 268K
描述
Dual bus buffer/line driver; 3-stateProduction

阅读下载

中文翻译

获取价格

74LVC2G125GT 技术参数

是否Rohs认证： 符合生命周期：Active
包装说明：VSON,Reach Compliance Code：compliant
HTS代码：8542.39.00.01风险等级：5.23
系列：LVC/LCX/ZJESD-30 代码：R-PDSO-N8
JESD-609代码：e3长度：1.95 mm
逻辑集成电路类型：BUS DRIVER湿度敏感等级：1
位数：1功能数量：2
端口数量：2端子数量：8
最高工作温度：125 °C最低工作温度：-40 °C
输出特性：3-STATE输出极性：TRUE
封装主体材料：PLASTIC/EPOXY封装代码：VSON
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, VERY THIN PROFILE
峰值回流温度（摄氏度）：260传播延迟（tpd）：11.4 ns
认证状态：Not Qualified座面最大高度：0.5 mm
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：1.65 V
标称供电电压 (Vsup)：3.3 V表面贴装：YES
技术：CMOS温度等级：AUTOMOTIVE
端子面层：Tin (Sn)端子形式：NO LEAD
端子节距：0.5 mm端子位置：DUAL
处于峰值回流温度下的最长时间：30宽度：1 mm
Base Number Matches：1

74LVC2G125GT 数据手册

 浏览型号74LVC2G125GT的Datasheet PDF文件第2页浏览型号74LVC2G125GT的Datasheet PDF文件第3页浏览型号74LVC2G125GT的Datasheet PDF文件第4页浏览型号74LVC2G125GT的Datasheet PDF文件第5页浏览型号74LVC2G125GT的Datasheet PDF文件第6页浏览型号74LVC2G125GT的Datasheet PDF文件第7页 
74LVC2G125  
Dual bus buffer/line driver; 3-state  
Rev. 17 — 26 July 2021  
Product data sheet  
1. General description  
The 74LVC2G125 is a dual buffer/line driver with 3-state outputs controlled by the output enable  
inputs (nOE). Inputs can be driven from either 3.3 V or 5 V devices. This feature allows the use of  
these devices as translators in mixed 3.3 V and 5 V environments.  
Schmitt-trigger action at all inputs makes the circuit tolerant of slower input rise and fall times.  
This device is fully specified for partial power down applications using IOFF. The IOFF circuitry  
disables the output, preventing the potentially damaging backflow current through the device when  
it is powered down.  
2. Features and benefits  
•
Wide supply voltage range from 1.65 V to 5.5 V  
•
•
•
•
•
•
•
•
•
High noise immunity  
IOFF circuitry provides partial Power-down mode operation  
±24 mA output drive (VCC = 3.0 V)  
CMOS low-power consumption  
Latch-up performance exceeds 250 mA  
Direct interface with TTL levels  
Overvoltage tolerant inputs to 5.5 V  
Complies with JEDEC standard:  
•
•
•
•
JESD8-7 (1.65 V to 1.95 V)  
JESD8-5 (2.3 V to 2.7 V)  
JESD8C (2.7 V to 3.6 V)  
JESD36 (4.5 V to 5.5 V)  
•
•
ESD protection:  
•
•
HBM JESD22-A114F exceeds 2000 V  
MM JESD22-A115-A exceeds 200 V  
•
•
Multiple package options  
Specified from -40 °C to +85 °C and -40 °C to +125 °C  
 
 
1234567...17

中文翻译

下载PDF

与74LVC2G125GT相关器件

型号 品牌 获取价格 描述 数据表
74LVC2G125GT,115 NXP

获取价格

 		74LVC2G125 - Dual bus buffer/line driver; 3-state SON 8-Pin
74LVC2G125HD4-7 DIODES

获取价格

 		DUAL BUFFER GATE WITH 3-STATE OUTPUTS
74LVC2G125HK3-7 DIODES

获取价格

 		DUAL BUFFER GATE WITH 3-STATE OUTPUTS
74LVC2G125-Q100 NEXPERIA

获取价格

 		Dual bus buffer/line driver; 3-state
74LVC2G125RA3-7 DIODES

获取价格

 		DUAL BUFFER GATE WITH 3-STATE OUTPUTS
74LVC2G126 NXP

获取价格

 		Dual bus buffer/line driver; 3-state
74LVC2G126 DIODES

获取价格

 		Dual 3-State Buffer OE LOW
74LVC2G126_08 NXP

获取价格

 		Dual bus buffer/line driver; 3-state
74LVC2G126DC NXP

获取价格

 		Dual bus buffer/line driver; 3-state
74LVC2G126DC PHILIPS

获取价格

 		Bus Driver, 1-Func, 2-Bit, True Output, CMOS, PDSO8

与74LVC2G125GT相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证