Datasheet > 74LVC07ADR2G

74LVC07ADR2G

更新时间： 2024-11-10 01:12:11

品牌	Logo	应用领域
安森美 - ONSEMI		光电二极管逻辑集成电路
页数	文件大小	规格书
7页	105K
描述
Low-Voltage CMOS Hex Buffer

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LVC07ADR2G 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	包装说明：	HALOGEN FREE AND ROHS COMPLIANT, SOIC-14
Reach Compliance Code：	compliant	Factory Lead Time：	1 week
风险等级：	5.54	系列：	LV/LV-A/LVX/H
JESD-30 代码：	R-PDSO-G14	JESD-609代码：	e3
长度：	8.65 mm	逻辑集成电路类型：	BUFFER
湿度敏感等级：	1	功能数量：	6
输入次数：	1	端子数量：	14
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出特性：	OPEN-DRAIN	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	峰值回流温度（摄氏度）：	NOT SPECIFIED
传播延迟（tpd）：	6.5 ns	座面最大高度：	1.75 mm
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	1.65 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	Tin (Sn)	端子形式：	GULL WING
端子节距：	1.27 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	3.9 mm
Base Number Matches：	1

74LVC07ADR2G 数据手册

74LVC07A

Low-Voltage CMOS Hex

Buffer with Open Drain

Outputs

With 5 V − Tolerant Inputs

www.onsemi.com

The 74LVC07A is a high performance hex buffer operating from a

1.2 V to 5.5 V supply. High impedance TTL compatible inputs

significantly reduce current loading to input drivers. These LVC

devices have open drain outputs which provide the ability to set output

MARKING

DIAGRAMS

levels, or do active−HIGH AND or active−LOW OR functions. A V

specification of 5.5 V allows 74LVC07A inputs to be safely driven

from 5.0 V devices.

SOIC−14

D SUFFIX

CASE 751A

LVC07AG

AWLYWW

Features

• Designed for 1.2 V to 5.5 V V Operation

• 5.0 V Tolerant Inputs/Outputs

• LVTTL Compatible

• LVCMOS Compatible

• 24 mA Output Sink Capability

LVC

07A

TSSOP−14

DT SUFFIX

CASE 948G

ALYWG

• Near Zero Static Supply Current (10 mA) Substantially Reduces

System Power Requirements

• Latchup Performance Exceeds 250 mA

• Wired−OR, Wired−AND

= Assembly Location

WL, L = Wafer Lot

= Year

• Output Level Can Be Set Externally Without Affecting Speed of

Device

WW, W = Work Week

• ESD Performance:

Human Body Model >2000 V;

Machine Model >200 V

G or G = Pb−Free Package

(Note: Microdot may be in either location)

• These Devices are Pb−Free, Halogen Free/BFR Free and are RoHS

Compliant

ORDERING INFORMATION

See detailed ordering and shipping information in the package

dimensions section on page 2 of this data sheet.

O2 GND

Figure 1. Pinout: 14−Lead (Top View)

Publication Order Number:

December, 2015 − Rev. 0

74LVC07A/D

12 3 4 5 6 7

中文翻译

下载PDF

与74LVC07ADR2G相关器件

型号	品牌	获取价格	描述	数据表
74LVC07AD-T	NXP	获取价格	IC LVC/LCX/Z SERIES, HEX 1-INPUT NON-INVERT GATE, PDSO14, 3.90 MM, PLASTIC, MS-012, SOT108
74LVC07ADTR2G	ONSEMI	获取价格	Low-Voltage CMOS Hex Buffer
74LVC07APW	NXP	获取价格	Hex buffer with open-drain outputs
74LVC07APW	NEXPERIA	获取价格	Hex buffer with open-drain outputsProduction
74LVC07APW,112	NXP	获取价格	74LVC07A - Hex buffer with open-drain outputs TSSOP 14-Pin
74LVC07APW,118	NXP	获取价格	74LVC07A - Hex buffer with open-drain outputs TSSOP 14-Pin
74LVC07APW/T3	NXP	获取价格	IC LVC/LCX/Z SERIES, HEX 1-INPUT NON-INVERT GATE, PDSO14, 4.40 MM, PLASTIC, MO-153, SOT-40
74LVC07APW-Q100	NEXPERIA	获取价格	Hex buffer with open-drain outputs
74LVC07APW-Q100	NXP	获取价格	LVC/LCX/Z SERIES, HEX 1-INPUT NON-INVERT GATE, PDSO14, 4.40 MM, PLASTIC, MO-153, SOT402-1,
74LVC07APW-T	NXP	获取价格	Hex buffer with open-drain outputs

与74LVC07ADR2G相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

22
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

21
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

47
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

39

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC07ADR2G

74LVC07ADR2G 技术参数

74LVC07ADR2G 数据手册

与74LVC07ADR2G相关器件

与74LVC07ADR2G相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC07ADR2G

74LVC07ADR2G 技术参数

74LVC07ADR2G 数据手册

与74LVC07ADR2G相关器件

与74LVC07ADR2G相关文章

您还可以找

您在本页遇到什么问题？