5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> 74LS74APCQR
74LS74APCQR PDF预览

74LS74APCQR

更新时间： 2024-11-17 13:00:35
品牌 Logo 应用领域
飞兆/仙童 - FAIRCHILD 触发器
页数 文件大小 规格书
6页 70K
描述
D Flip-Flop, 2-Func, Positive Edge Triggered, TTL, PDIP14,

阅读下载

中文翻译

获取价格

74LS74APCQR 技术参数

是否Rohs认证：不符合生命周期：Obsolete
Reach Compliance Code：compliantHTS代码：8542.39.00.01
风险等级：5.83Is Samacsys：N
JESD-30 代码：R-PDIP-T14JESD-609代码：e0
逻辑集成电路类型：D FLIP-FLOP功能数量：2
端子数量：14最高工作温度：70 °C
最低工作温度：封装主体材料：PLASTIC/EPOXY
封装代码：DIP封装等效代码：DIP14,.3
封装形状：RECTANGULAR封装形式：IN-LINE
峰值回流温度（摄氏度）：NOT SPECIFIED电源：5 V
子类别：FF/Latches标称供电电压 (Vsup)：5 V
表面贴装：NO技术：TTL
温度等级：COMMERCIAL端子面层：Tin/Lead (Sn/Pb)
端子形式：THROUGH-HOLE端子节距：2.54 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
触发器类型：POSITIVE EDGEBase Number Matches：1

74LS74APCQR 数据手册

 浏览型号74LS74APCQR的Datasheet PDF文件第2页浏览型号74LS74APCQR的Datasheet PDF文件第3页浏览型号74LS74APCQR的Datasheet PDF文件第4页浏览型号74LS74APCQR的Datasheet PDF文件第5页浏览型号74LS74APCQR的Datasheet PDF文件第6页 
August 1986  
Revised March 2000  
DM74LS74A  
Dual Positive-Edge-Triggered D Flip-Flops with  
Preset, Clear and Complementary Outputs  
General Description  
This device contains two independent positive-edge-trig-  
gered D flip-flops with complementary outputs. The infor-  
mation on the D input is accepted by the flip-flops on the  
positive going edge of the clock pulse. The triggering  
occurs at a voltage level and is not directly related to the  
transition time of the rising edge of the clock. The data on  
the D input may be changed while the clock is LOW or  
HIGH without affecting the outputs as long as the data  
setup and hold times are not violated. A low logic level on  
the preset or clear inputs will set or reset the outputs  
regardless of the logic levels of the other inputs.  
Ordering Code:  
Order Number Package Number  
Package Description  
DM74LS74AM  
DM74LS85ASJ  
DM74LS74AN  
M14A  
M14D  
N14A  
14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 Narrow  
14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide  
14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide  
Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.  
Connection Diagram  
Function Table  
Inputs  
Outputs  
PR  
L
CLR  
CLK  
X
D
X
X
X
H
L
Q
H
L
Q
L
H
L
H
L
X
H
L
X
H (Note 1) H (Note 1)  
H
H
H
H
H
H
↑
H
L
L
H
↑
L
X
Q0  
Q0  
H = HIGH Logic Level  
X = Either LOW or HIGH Logic Level  
L = LOW Logic Level  
↑ = Positive-going Transition  
Q
= The output logic level of Q before the indicated input conditions were  
0
established.  
Note 1: This configuration is nonstable; that is, it will not persist when either  
the preset and/or clear inputs return to their inactive (HIGH) level.  
© 2000 Fairchild Semiconductor Corporation  
DS006373  
www.fairchildsemi.com  
123456

中文翻译

下载PDF

与74LS74APCQR相关器件

型号 品牌 获取价格 描述 数据表
74LS74ASC ROCHESTER

获取价格

 		D Flip-Flop
74LS74DC ROCHESTER

获取价格

 		D Flip-Flop
74LS74F NXP

获取价格

 		LS SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP14
74LS74PC ETC

获取价格

 		Dual D-Type Flip-Flop
74LS74PCQR FAIRCHILD

获取价格

 		D Flip-Flop, 2-Func, Positive Edge Triggered, TTL, PDIP14,
74LS75 TI

获取价格

 		4-BIT BISTABLE LATCHES
74LS75 MOTOROLA

获取价格

 		4-BIT D LATCH
74LS75 FAIRCHILD

获取价格

 		Quad Latch
74LS75 HITACHI

获取价格

 		Quadruple Bistable Latches
74LS75B NXP

获取价格

 		IC LS SERIES, DUAL HIGH LEVEL TRIGGERED D LATCH, COMPLEMENTARY OUTPUT, PDIP16, FF/Latch

与74LS74APCQR相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证