5秒后页面跳转
捷配首页

Datasheet > 74LS77
74LS77 PDF预览

74LS77

更新时间： 2024-11-20 08:04:07
品牌 Logo 应用领域
飞思卡尔 - FREESCALE 锁存器
页数 文件大小 规格书
4页 74K
描述
4-BIT D LATCH LOW POWER SCHOTTKY

阅读下载

中文翻译

获取价格

74LS77 数据手册

 浏览型号74LS77的Datasheet PDF文件第2页浏览型号74LS77的Datasheet PDF文件第3页浏览型号74LS77的Datasheet PDF文件第4页 
SN54/74LS75  
SN54/74LS77  
4-BIT D LATCH  
The TTL/MSI SN54/74LS75 and SN54/74LS77 are latches used as tem-  
porary storage for binary information between processing units and input/out-  
put or indicator units. Information present at a data (D) input is transferred to  
the Q output when the Enable is HIGH and the Q output will follow the data  
input as long as the Enable remains HIGH. When the Enable goes LOW, the  
information (that was present at the data input at the time the transition oc-  
curred) is retained at the Q output until the Enable is permitted to go HIGH.  
The SN54/74LS75 features complementary Q and Q output from a 4-bit  
latch and is available in the 16-pin packages. For higher component density  
applications the SN54/74LS77 4-bit latch is available in the 14-pin package  
with Q outputs omitted.  
4-BIT D LATCH  
LOW POWER SCHOTTKY  
CONNECTION DIAGRAMS DIP (TOP VIEW)  
J SUFFIX  
CERAMIC  
CASE 620-09  
Q
Q
Q
E
GND  
12  
Q
Q
Q
3
0
1
1
0–1  
13  
2
2
16  
15  
14  
11  
10  
9
16  
16  
1
SN54/74LS75  
N SUFFIX  
PLASTIC  
CASE 648-08  
1
2
3
4
5
6
8
7
1
Q
D
D
E
V
D
D
Q
3
0
0
1
2–3  
CC  
2
3
Q
Q
E
GND  
11  
NC  
10  
Q
Q
3
0
1
0–1  
12  
2
D SUFFIX  
SOIC  
CASE 751B-03  
14  
13  
9
8
16  
1
SN54/74LS77  
J SUFFIX  
CERAMIC  
CASE 632-08  
1
2
3
4
5
6
7
NC  
14  
D
D
E
V
D
D
3
0
1
2–3  
CC  
2
1
PIN NAMES  
LOADING (Note a)  
HIGH  
LOW  
N SUFFIX  
PLASTIC  
CASE 646-06  
D –D  
Data Inputs  
0.5 U.L.  
2.0 U.L.  
2.0 U.L.  
10 U.L.  
10 U.L.  
0.25 U.L.  
1.0 U.L.  
1.0 U.L.  
5 (2.5) U.L.  
5 (2.5) U.L.  
1
4
E
E
Q –Q  
Enable Input Latches 0, 1  
Enable Input Latches 2, 3  
Latch Outputs (Note b)  
0–1  
2–3  
1
14  
1
4
4
Q –Q  
Complimentary Latch Outputs (Note b)  
1
NOTES:  
a) 1 Unit Load (U.L.) = 40 µA HIGH.  
b) The Output LOW drive factor is 2.5 U.L. for Military (54) and 5 U.L. for Commercial (74)  
Temperature Ranges.  
D SUFFIX  
SOIC  
CASE 751A-02  
14  
1
TRUTH TABLE  
(Each latch)  
ORDERING INFORMATION  
NOTES:  
= bit time before enable  
t
n
t
n+1  
SN54LSXXJ  
SN74LSXXN  
SN74LSXXD  
Ceramic  
Plastic  
SOIC  
t
n
negative-going transition  
= bit time after enable  
D
H
L
Q
H
L
t
n+1  
negative-going transition  
FAST AND LS TTL DATA  
5-1  
1234

中文翻译

下载PDF

与74LS77相关器件

型号 品牌 获取价格 描述 数据表
74LS77NA+1 RAYTHEON

获取价格

 		D Latch, 1-Func, 4-Bit, TTL, PDIP14,
74LS77NA+2 RAYTHEON

获取价格

 		D Latch, 1-Func, 4-Bit, TTL, PDIP14,
74LS78A NXP

获取价格

 		IC LS SERIES, NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDIP14, FF/Latc
74LS78DCQM FAIRCHILD

获取价格

 		Jbar-Kbar Flip-Flop, 2-Func, Negative Edge Triggered, TTL, CDIP14,
74LS78DCQR FAIRCHILD

获取价格

 		Jbar-Kbar Flip-Flop, 2-Func, Negative Edge Triggered, TTL, CDIP14,
74LS78F NXP

获取价格

 		IC LS SERIES, NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP14, FF/Latc
74LS78FC FAIRCHILD

获取价格

 		Jbar-Kbar Flip-Flop, 2-Func, Negative Edge Triggered, TTL, CDFP14,
74LS78FCQM FAIRCHILD

获取价格

 		Jbar-Kbar Flip-Flop, 2-Func, Negative Edge Triggered, TTL, CDFP14,
74LS78FCQR FAIRCHILD

获取价格

 		Jbar-Kbar Flip-Flop, 2-Func, Negative Edge Triggered, TTL, CDFP14,
74LS78N RAYTHEON

获取价格

 		J-K Flip-Flop, 2-Func, Negative Edge Triggered, TTL, PDIP14,

与74LS77相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证