5秒后页面跳转
捷配首页

Datasheet > 74AUP2G240GS,115
74AUP2G240GS,115 PDF预览

74AUP2G240GS,115

更新时间： 2024-11-11 21:09:55
品牌 Logo 应用领域
恩智浦 - NXP 驱动光电二极管逻辑集成电路
页数 文件大小 规格书
25页 297K
描述
74AUP2G240 - Low-power dual inverting buffer/line driver; 3-state SON 8-Pin

阅读下载

中文翻译

获取价格

74AUP2G240GS,115 技术参数

是否Rohs认证： 符合生命周期：Transferred
零件包装代码：SON包装说明：VSON, SOLCC8,.04,14
针数：8Reach Compliance Code：compliant
HTS代码：8542.39.00.01风险等级：5.57
控制类型：ENABLE LOW系列：AUP/ULP/V
JESD-30 代码：R-PDSO-N8JESD-609代码：e3
长度：1.35 mm负载电容（CL）：30 pF
逻辑集成电路类型：BUS DRIVER最大I（ol）：0.0017 A
湿度敏感等级：1位数：1
功能数量：2端口数量：2
端子数量：8最高工作温度：125 °C
最低工作温度：-40 °C输出特性：3-STATE
输出极性：INVERTED封装主体材料：PLASTIC/EPOXY
封装代码：VSON封装等效代码：SOLCC8,.04,14
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, VERY THIN PROFILE
包装方法：TAPE AND REEL峰值回流温度（摄氏度）：NOT SPECIFIED
电源：1.2/3.3 VProp。Delay @ Nom-Sup：26.8 ns
传播延迟（tpd）：26.8 ns认证状态：Not Qualified
座面最大高度：0.35 mm子类别：Bus Driver/Transceivers
最大供电电压 (Vsup)：3.6 V最小供电电压 (Vsup)：0.8 V
标称供电电压 (Vsup)：1.1 V表面贴装：YES
技术：CMOS温度等级：AUTOMOTIVE
端子面层：Tin (Sn)端子形式：NO LEAD
端子节距：0.35 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：1 mm
Base Number Matches：1

74AUP2G240GS,115 数据手册

 浏览型号74AUP2G240GS,115的Datasheet PDF文件第2页浏览型号74AUP2G240GS,115的Datasheet PDF文件第3页浏览型号74AUP2G240GS,115的Datasheet PDF文件第4页浏览型号74AUP2G240GS,115的Datasheet PDF文件第5页浏览型号74AUP2G240GS,115的Datasheet PDF文件第6页浏览型号74AUP2G240GS,115的Datasheet PDF文件第7页 
74AUP2G240  
Low-power dual inverting buffer/line driver; 3-state  
Rev. 8 — 24 January 2013  
Product data sheet  
1. General description  
The 74AUP2G240 provides the dual inverting buffer/line driver with 3-state output. The  
3-state output is controlled by the output enable input (nOE). A HIGH level at pin nOE  
causes the output to assume a high-impedance OFF-state.  
Schmitt-trigger action at all inputs makes the circuit tolerant to slower input rise and fall  
times across the entire VCC range from 0.8 V to 3.6 V.  
This device ensures a very low static and dynamic power consumption across the entire  
VCC range from 0.8 V to 3.6 V.  
This device is fully specified for partial Power-down applications using IOFF  
.
The IOFF circuitry disables the output, preventing the damaging backflow current through  
the device when it is powered down.  
This device has the input-disable feature, which allows floating input signals. The inputs  
are disabled when the output enable input nOE is HIGH.  
2. Features and benefits  
Wide supply voltage range from 0.8 V to 3.6 V  
High noise immunity  
Complies with JEDEC standards:  
JESD8-12 (0.8 V to 1.3 V)  
JESD8-11 (0.9 V to 1.65 V)  
JESD8-7 (1.2 V to 1.95 V)  
JESD8-5 (1.8 V to 2.7 V)  
JESD8-B (2.7 V to 3.6 V)  
ESD protection:  
HBM JESD22-A114F Class 3A exceeds 5000 V  
MM JESD22-A115-A exceeds 200 V  
CDM JESD22-C101E exceeds 1000 V  
Low static power consumption; ICC = 0.9 A (maximum)  
Latch-up performance exceeds 100 mA per JESD78 Class II  
Inputs accept voltages up to 3.6 V  
Low-noise overshoot and undershoot < 10 % of VCC  
Input-disable feature allows floating input conditions  
IOFF circuitry provides partial Power-down mode operation  
Multiple package options  
Specified from 40 C to +85 C and 40 C to +125 C  
 
 
1234567...25

中文翻译

下载PDF

74AUP2G240GS,115 替代型号

型号 品牌 替代类型 描述 数据表
74LVC2G240GM NXP

类似代替

 Dual inverting buffer/line driver; 3-state

与74AUP2G240GS,115相关器件

型号 品牌 获取价格 描述 数据表
74AUP2G240GT NXP

获取价格

 		Low-power dual inverting buffer/line driver; 3-state
74AUP2G240GT NEXPERIA

获取价格

 		Low-power dual inverting buffer/line driver; 3-stateProduction
74AUP2G241 NXP

获取价格

 		Low-power dual buffer/line driver; 3-state
74AUP2G241DC NXP

获取价格

 		Low-power dual buffer/line driver; 3-state
74AUP2G241DC NEXPERIA

获取价格

 		Low-power dual buffer/line driver; 3-stateProduction
74AUP2G241GD NXP

获取价格

 		Low-power dual buffer/line driver; 3-state
74AUP2G241GD,125 NXP

获取价格

 		74AUP2G241 - Low-power dual buffer/line driver; 3-state SON 8-Pin
74AUP2G241GM NXP

获取价格

 		Low-power dual buffer/line driver; 3-state
74AUP2G241GM,125 NXP

获取价格

 		74AUP2G241 - Low-power dual buffer/line driver; 3-state QFN 8-Pin
74AUP2G241GN NXP

获取价格

 		AUP/ULP/V SERIES, DUAL 1-BIT DRIVER, TRUE OUTPUT, PDSO8, 1 X 1.20 MM, 0.35 MM HEIGHT, SOT-

与74AUP2G240GS,115相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证