Datasheet > 74AUP1G132GM,115

74AUP1G132GM,115

更新时间： 2024-01-06 08:19:43

品牌	Logo	应用领域
恩智浦 - NXP		/
页数	文件大小	规格书
18页	86K
描述
74AUP1G132 - Low-power 2-input NAND Schmitt trigger SON 6-Pin

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AUP1G132GM,115 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
零件包装代码：	SON	包装说明：	1 X 1.45 MM, 0.50 MM HEIGHT, ROHS COMPLIANT, PLASTIC, MO-252, SOT-886, SON-6
针数：	6	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.48
系列：	AUP/ULP/V	JESD-30 代码：	R-PDSO-N6
JESD-609代码：	e3	长度：	1.45 mm
负载电容（CL）：	30 pF	逻辑集成电路类型：	NAND GATE
最大I（ol）：	0.0017 A	湿度敏感等级：	1
功能数量：	1	输入次数：	2
端子数量：	6	最高工作温度：	125 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	VSON	封装等效代码：	SOLCC6,.04,20
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, VERY THIN PROFILE
包装方法：	TAPE AND REEL	峰值回流温度（摄氏度）：	260
电源：	1.2/3.3 V	Prop。Delay @ Nom-Sup：	27.9 ns
传播延迟（tpd）：	27.9 ns	认证状态：	Not Qualified
施密特触发器：	YES	座面最大高度：	0.5 mm
子类别：	Gates	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	0.8 V	标称供电电压 (Vsup)：	1.2 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Tin (Sn)
端子形式：	NO LEAD	端子节距：	0.5 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	1 mm	Base Number Matches：	1

74AUP1G132GM,115 数据手册

74AUP1G132

Low-power 2-input NAND Schmitt trigger

Rev. 02 — 15 June 2009

Product data sheet

1. General description

The 74AUP1G132 provides the single 2-input NAND Schmitt trigger function which accept

standard input signals. They are capable of transforming slowly changing input signals

into sharply deﬁned, jitter-free output signals.

This device ensures a very low static and dynamic power consumption across the entire

V_CCrange from 0.8 V to 3.6 V.

This device is fully speciﬁed for partial Power-down applications using I_OFF

The I_OFFcircuitry disables the output, preventing the damaging backﬂow current through

the device when it is powered down.

The inputs switch at different points for positive and negative-going signals. The difference

between the positive voltage V_T+and the negative voltage V_T−is deﬁned as the input

hysteresis voltage V_H.

2. Features

I Wide supply voltage range from 0.8 V to 3.6 V

I High noise immunity

I ESD protection:

N HBM JESD22-A114E Class 3A exceeds 5000 V

N MM JESD22-A115-A exceeds 200 V

N CDM JESD22-C101C exceeds 1000 V

I Low static power consumption; I_CC= 0.9 µA (maximum)

I Latch-up performance exceeds 100 mA per JESD 78 Class II

I Inputs accept voltages up to 3.6 V

I Low noise overshoot and undershoot < 10 % of V_CC

I I_OFFcircuitry provides partial Power-down mode operation

I Multiple package options

I Speciﬁed from −40 °C to +85 °C and −40 °C to +125 °C

3. Applications

I Wave and pulse shaper

I Astable multivibrator

I Monostable multivibrator.

12 3 4 5 6 7...18

下载PDF

与74AUP1G132GM,115相关器件

型号	品牌	描述	获取价格	数据表
74AUP1G132GM,132	NXP	74AUP1G132 - Low-power 2-input NAND Schmitt trigger SON 6-Pin	获取价格
74AUP1G132GM-H	NXP	暂无描述	获取价格
74AUP1G132GN	NXP	AUP/ULP/V SERIES, 2-INPUT NAND GATE, PDSO6, 0.90 X 1 MM, 0.35 MM HEIGHT, SOT-1115, SON-6	获取价格
74AUP1G132GN	NEXPERIA	Low-power 2-input NAND Schmitt triggerProduction	获取价格
74AUP1G132GS	NXP	AUP/ULP/V SERIES, 2-INPUT NAND GATE, PDSO6, 1 X 1 MM, 0.35 MM HEIGHT, SOT-1202, SON-6	获取价格
74AUP1G132GS	NEXPERIA	Low-power 2-input NAND Schmitt triggerProduction	获取价格

与74AUP1G132GM,115相关文章

资料手册解读：UC3842参数和管脚说明
2024-05-22

2
一文带你了解无源晶振的负载电容为何要加两颗谐振电容CL1和CL2
2024-05-22

3
玻璃管保险丝与陶瓷管保险丝：区别与替代性探讨
2024-05-22

2
PCF8574资料解读：主要参数分析、引脚说明
2024-05-21

11

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1G132GM,115

74AUP1G132GM,115 技术参数

74AUP1G132GM,115 数据手册

与74AUP1G132GM,115相关器件

与74AUP1G132GM,115相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1G132GM,115

74AUP1G132GM,115 技术参数

74AUP1G132GM,115 数据手册

与74AUP1G132GM,115相关器件

与74AUP1G132GM,115相关文章

您还可以找

您在本页遇到什么问题？