Datasheet > 74ALVCH16843DGG

74ALVCH16843DGG

更新时间： 2024-11-19 11:11:03

品牌	Logo	应用领域
安世 - NEXPERIA		驱动光电二极管逻辑集成电路
页数	文件大小	规格书
16页	200K
描述
18-bit bus-interface D-type latch; 3-stateProduction

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74ALVCH16843DGG 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	TSSOP,	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.47
Is Samacsys：	N	其他特性：	CAN ALSO OPERATE AT VOLTAGE 3-3.6; WITH CLEAR AND PRESET
系列：	ALVC/VCX/A	JESD-30 代码：	R-PDSO-G56
JESD-609代码：	e4	长度：	14 mm
逻辑集成电路类型：	BUS DRIVER	湿度敏感等级：	2
位数：	9	功能数量：	2
端口数量：	2	端子数量：	56
最高工作温度：	85 °C	最低工作温度：	-40 °C
输出特性：	3-STATE	输出极性：	TRUE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：	260	传播延迟（tpd）：	4.6 ns
认证状态：	Not Qualified	座面最大高度：	1.2 mm
最大供电电压 (Vsup)：	2.7 V	最小供电电压 (Vsup)：	2.3 V
标称供电电压 (Vsup)：	2.5 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)	端子形式：	GULL WING
端子节距：	0.5 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	宽度：	6.1 mm
Base Number Matches：	1

74ALVCH16843DGG 数据手册

74ALVCH16843

18-bit bus-interface D-type latch; 3-State

Rev. 3 — 20 November 2017

Product data sheet

1 General description

The 74ALVCH16843 has two 9–bit D-type latch featuring separate D-type inputs for each

latch and 3-State outputs for bus oriented applications. The two sections of each register

are controlled independently by the latch enable (nLE), clear (nCLR), preset (nPRE) and

output enable (nOE) control gates.

When nOE is LOW, the data in the registers appear at the outputs. When nOE is HIGH,

the outputs are in the high impedance OFF state. Operation of the nOE input does not

affect the state of the flip-flops.

The 74ALVCH16843 has active bus hold circuitry which is provided to hold unused or

floating data inputs at a valid logic level. This feature eliminates the need for external

pull-up or pull-down resistors.

2 Features and benefits

• Wide supply voltage range of 1.2V to 3.6V

• CMOS low power consumption

• Direct interface with TTL levels

• Current drive ±24 mA at V_CC= 3.0 V.

• MULTIBYTE flow-through standard pin-out architecture

• Low inductance multiple V_CCand GND pins for minimize noise and ground bounce

• All data inputs have bushold

• Output drive capability 50 Ω transmission lines at 85 °C

• 3-state non-inverting outputs for bus oriented applications

• Complies with JEDEC standards:

– JESD8-5 (2.3 V to 2.7 V)

– JESD8B/JESD36 (2.7 V to 3.6 V)

• ESD protection:

– HBM ANSI/ESDA/JEDEC JS-001 exceeds 2000 V

– CDM JESD22-C101E exceeds 1000 V

3 Ordering information

Table 1.ꢀOrdering information

Type number

Package

Temperature range Name

Description

Version

74ALVCH16843DGG -40 °C to +85 °C

TSSOP56

plastic thin shrink small outline package;

56 leads; body width 6.1 mm

SOT364-1

12 3 4 5 6 7...16

中文翻译

下载PDF

与74ALVCH16843DGG相关器件

型号	品牌	获取价格	描述	数据表
74ALVCH16843DGG-T	PHILIPS	获取价格	D Latch, 2-Func, 9-Bit, CMOS, PDSO56
74ALVCH16843PF	IDT	获取价格	TVSOP-56, Tube
74ALVCH16843PF8	IDT	获取价格	TVSOP-56, Reel
74ALVCH16843PV	IDT	获取价格	SSOP-56, Tube
74ALVCH16843PV9	IDT	获取价格	SSOP-56, Reel
74ALVCH16863DLRG4	TI	获取价格	ALVC/VCX/A SERIES, DUAL 9-BIT TRANSCEIVER, TRUE OUTPUT, PDSO56, 0.300 INCH, GREEN, PLASTIC
74ALVCH16901DGGRE4	TI	获取价格	18-BIT UNIVERSAL BUS TRANSCEIVER WITH PARITY GENERATORS/CHECKERS
74ALVCH16901DGGRG4	TI	获取价格	18-BIT UNIVERSAL BUS TRANSCEIVER WITH PARITY GENERATORS/CHECKERS
74ALVCH16901PAG8	IDT	获取价格	TSSOP-64, Reel
74ALVCH16903DGGRE4	TI	获取价格	3.3-V 12-BIT UNIVERSAL BUS DRIVER WITH PARITY CHECKER AND DUAL 3-STATE OUTPUTS

与74ALVCH16843DGG相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

17
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

12
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

42
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

37

产品中心

服务支持

精选活动

关于我们

帮助中心

74ALVCH16843DGG

74ALVCH16843DGG 技术参数

74ALVCH16843DGG 数据手册

与74ALVCH16843DGG相关器件

与74ALVCH16843DGG相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74ALVCH16843DGG

74ALVCH16843DGG 技术参数

74ALVCH16843DGG 数据手册

与74ALVCH16843DGG相关器件

与74ALVCH16843DGG相关文章

您还可以找

您在本页遇到什么问题？